EDA365电子工程师网

标题: 自己叠了个22层板 板厂说不合理 请高手指正 [打印本页]
作者: 65770096    时间: 2015-9-10 17:34
标题: 自己叠了个22层板 板厂说不合理 请高手指正
如图
# U) b' z# ~5 [' Q

12345.png (22.24 KB, 下载次数: 2)

12345.png
作者: dzyhym@126.com    时间: 2015-9-10 17:43
不合理能具体点吗？过于笼统不好分析 " p& z% E; F: K0 a) c# K" x) Q
作者: 65770096    时间: 2015-9-10 17:47
就说不合理，我也搞不清楚。22层 2.2mm厚的板子  叠层顺序就是上面的那样，你能看出来哪不好吗？
作者: 65770096    时间: 2015-9-10 18:08
本帖最后由 65770096 于 2015-9-10 18:10 编辑
9 D& u! v3 ~( l: c/ E: B; l
ibe3250 发表于 2015-9-10 18:04
. B1 R" b4 s& G2 q* g# e4 R4 n! v叠层没问题,是不是加工厂没有22层的叠加或阻抗的控制能力.LZ曝料下
) E4 `! Y5 |* X
是不是我的top和g02 g02和g03之间都用的pp的问题？应该是top和g02之间pp然后依次是core-pp-core这样下去  到最后g21和bottom之间用pp？: {0 |4 a' J4 Z: E0 t
一般的常规板子的压合是不是应该只有top bottom用pp  中间的都是core-pp-core这样的？例如上面的22层的 对称的板子  中间两层电源
; o3 G' _" q& ?. E1 g* \+ n$ g- V# k! x  x5 s8 P9 h
作者: True    时间: 2015-9-10 22:10
走线太细，间距太开，差分线都快赶上单端了
作者: 菩提老树    时间: 2015-9-11 00:03
确实有一些不符合常规。如果不是HDI板的话，一般G02到S03使用的是core，这样比较方便些。至于其他的应该问题都不大。另外有可能是楼上讲的，你问的板厂做不了这个板子
作者: 65770096    时间: 2015-9-11 09:33
True 发表于 2015-9-10 22:10
( T- S0 T5 D) R走线太细，间距太开，差分线都快赶上单端了

9 \2 B& N* R' s" V1 w那判定差分还是单端是不是应该有个标准，比如间距大于多少，或线宽的范围？- y8 }8 }$ O% o
作者: 65770096    时间: 2015-9-11 09:34
菩提老树 发表于 2015-9-11 00:03
7 h" m- H, A$ F+ V; C确实有一些不符合常规。如果不是HDI板的话，一般G02到S03使用的是core，这样比较方便些。至于其他的应该问 ...

/ G2 R6 r- x; ]3 \9 V9 `( R常规的做法是不是top bot用的是pp  其他都是core 然后用pp连在一起？
, V. y1 O: |8 B5 o# n) o8 c
作者: True    时间: 2015-9-11 11:23
65770096 发表于 2015-9-11 09:335 z; Q! Y  H, S# i
那判定差分还是单端是不是应该有个标准，比如间距大于多少，或线宽的范围？
; h' k3 U. S" O
间距大，差分线的耦合很弱了，线宽这么细，阻抗会差得很。 线宽这么细，损耗也非常大。标准倒没有看到， 还有  PP在上下层，还要买铜泊。
作者: 菩提老树    时间: 2015-9-11 12:48
65770096 发表于 2015-9-11 09:34
" x- r+ t% x2 ^- b/ e1 e& ~" Q常规的做法是不是top bot用的是pp  其他都是core 然后用pp连在一起？
' u7 h% Q6 A6 A
没错，确实如你所说，但是你现在的却不是那样的
作者: 65770096    时间: 2015-9-11 13:00
菩提老树 发表于 2015-9-11 12:48- a% D) w6 L3 T8 i8 `  B. F: i
没错，确实如你所说，但是你现在的却不是那样的

; s' b- Y/ z- B% z2 q& B非常感谢！! C& o2 i! Y" @* L- S9 d
作者: cloudy19880824    时间: 2015-9-11 15:01
确实感觉这个线宽和线距，在当前的叠层下无法达到100欧的阻抗，大概也就80欧左右吧
作者: 65770096    时间: 2015-9-11 15:59
cloudy19880824 发表于 2015-9-11 15:01
- j1 V+ t. l) E8 [确实感觉这个线宽和线距，在当前的叠层下无法达到100欧的阻抗，大概也就80欧左右吧
! p2 X) Q1 A& o) ]5 V8 p* R
你们都是polar算的吗？4 F2 v- E7 }  m3 J5 E
作者: cloudy19880824    时间: 2015-9-11 16:12
65770096 发表于 2015-9-11 15:59$ j: l7 ^2 o" x4 A# [: H" v/ ], O1 w
你们都是polar算的吗？
. D: k) F! B- U/ |& G9 }% k
恩，是的，即便用3.8的介电常数这个阻抗还是到不了90欧。
/ s  L' z& f4 I/ g( @$ o! O2 [* |8 ~当然了，如果只有G02作为参考曾，G04不作为参考的话倒是有可能达到100欧左右7 F& t# t( E4 V: v8 x

5 \8 g2 s( F$ _6 R' [4 c
作者: 65770096    时间: 2015-9-11 17:18
本帖最后由 65770096 于 2015-9-11 17:24 编辑 8 Z# [& ?  T9 [  L) \3 M
cloudy19880824 发表于 2015-9-11 16:12
2 X, B; L8 k% L$ L7 ]恩，是的，即便用3.8的介电常数这个阻抗还是到不了90欧。5 A& b) q, j# D5 P: i" m5 ^
当然了，如果只有G02作为参考曾，G04不作为参 ...
" m* ]9 _' a" d  h; r7 Z( X
只参考g02不参考g04有100欧姆这个是理论值吗？只是计算的时候选择不同的模型？8 w  `3 h  l4 ~5 J- H% T! j2 ^3 W
例如下图这种？能不能把你计算的模型和数值截图看看，只参考g02的和两面都参考的这两种的。5 t2 u7 y+ y2 H; d
板子上实际的情况哪条线的阻抗是多少不应该是一个固定的值吗？信号线不是和他的上下面都会有关系的吗？: m" H/ d- G: I( E
& G, u( h4 o7 ?

1 V, ^& R& n1 S0 l, [  ^" E

2.png (2.23 KB, 下载次数: 0)

2.png
作者: dzyhym@126.com    时间: 2015-9-14 08:52
板22层 板厚2.2mm 比较难控制阻抗 建议适当减小点层 或者增加板厚 层多成本很高
作者: cloudy19880824    时间: 2015-9-14 10:00
本帖最后由 cloudy19880824 于 2015-9-14 10:01 编辑
$ B) y) Z! t9 g5 T0 v& o
65770096 发表于 2015-9-11 17:18  A2 N5 C, K/ D( Y6 d$ i
只参考g02不参考g04有100欧姆这个是理论值吗？只是计算的时候选择不同的模型？
) Y. r3 a7 x* o3 [" Q7 v例如下图这种？能不能把 ...
2 L; a4 t! Z) `8 C& d
仅供参考，如有不合理的地方也请指正6 [  ^% A& J0 z; y& D/ f) c( N( S& b

Capture3.JPG (44.84 KB, 下载次数: 0)

参考层G02

参考层G02

Capture2.JPG (44.54 KB, 下载次数: 0)

参考层G04

参考层G04

Capture.JPG (45.92 KB, 下载次数: 0)

参考层G02，G04

参考层G02，G04
作者: 65770096    时间: 2015-9-14 10:44
cloudy19880824 发表于 2015-9-14 10:00! S0 h5 N8 w4 e# j
仅供参考，如有不合理的地方也请指正
7 C6 |+ ]# \3 C/ r; n5 W+ ]
第一张图第二张图的区别在哪  不是都参考的下面的平面吗？而且上面都没东西啊，我之前问过有人说是走线梯面宽的那一边是core3 S' A- l6 D8 k) F  I; I$ {5 F5 T
作者: cloudy19880824    时间: 2015-9-14 12:39
65770096 发表于 2015-9-14 10:44# {1 ^- N- _' B" l8 P/ m
第一张图第二张图的区别在哪  不是都参考的下面的平面吗？而且上面都没东西啊，我之前问过有人说是走线梯 ...

+ J/ T' k+ s# M" j+ T对的，两个图的区别就是一个是参考G02，一个参考G04，因为铜箔是附着在core上的，腐蚀的时候从上向下，所以肯定是宽的一面是core，由于SI9000都把参考层放在了下面，只是通过梯形的方向来区分就好; Y; Z& a: ]& h2 j5 d) |
作者: xdoublev    时间: 2015-9-14 12:49
是不是线宽和间距不合理
( n" h* |5 z. ~* O8 R6 }- e
作者: tudou.yang    时间: 2015-9-14 13:13
好像没见过第二层和第三层用pp的，这个可能有点问题把，还有阻抗可能达不到吧。还有差分线的耦合效果应该不是很好了，一般的话线距最好小于2倍线宽。
作者: 65770096    时间: 2015-9-14 15:20
tudou.yang 发表于 2015-9-14 13:13" U1 p8 j; S, d% D) h" E
好像没见过第二层和第三层用pp的，这个可能有点问题把，还有阻抗可能达不到吧。还有差分线的耦合效果应该不 ...
) t8 ~9 Y8 h# y9 y  m
谢谢   我再研究研究# E9 E& `& M, ^1 C
作者: leese2002    时间: 2015-9-15 16:48
这个层叠最明显的问题是P11，P12两个电源层放置一块
作者: leese2002    时间: 2015-9-15 16:52
目测楼主这个板子只要18-20层就可以，这个22叠层是乱排的
作者: 张湘岳    时间: 2015-9-15 22:48
leese2002 发表于 2015-9-15 16:48( v! Z+ d- p! U3 T3 @9 f
这个层叠最明显的问题是P11，P12两个电源层放置一块
  k  y2 S9 U9 D) [% ?# [/ i8 ]
这个没问题0 P/ x( z) c; B% T: _) j
作者: yongdaniel    时间: 2015-10-16 01:33
是错了，GO2和SO3之间是CORE，不是PP。这样所有都标错了。



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2