EDA365电子工程师网

标题: 求助DDR3的双面板，数据线时钟地址线没有没有完整包地？ [打印本页]

作者: gdli 时间: 2015-9-9 19:47
标题: 求助DDR3的双面板，数据线时钟地址线没有没有完整包地？
求助DDR3的双面板，数据线时钟地址线没有没有完整包地是否有影响？

作者: 菩提老树 时间: 2015-9-9 22:59
双面板，建议包地，这样你的阻抗才能设计的好。当然，如果信号线很短，阻抗也就没有那么的重要了。

作者: gdli 时间: 2015-9-10 08:57

菩提老树发表于 2015-9-9 22:59; L& u3 O4 P3 w# Q! o
双面板，建议包地，这样你的阻抗才能设计的好。当然，如果信号线很短，阻抗也就没有那么的重要了。

数据线很短在1000mil以内，地址线很长4000左右。调试后说是包地不好不能跑高频

作者: flywinder 时间: 2015-9-10 09:23
双面板必须包地，如果空间紧，可以隔两根线穿一根地线

作者: 菩提老树 时间: 2015-9-10 13:07

gdli 发表于 2015-9-10 08:575 h9 x* F& `5 d! p T# }
数据线很短在1000mil以内，地址线很长4000左右。调试后说是包地不好不能跑高频

不是包地不好，而是你包地包的不好。包地是有讲究的。比如你包的太远了或者是太近了，都有可能不符合你的阻抗设计。

作者: 打杂君 时间: 2015-9-11 16:52
DDR3双面板，CLK不包地，兄弟，你胆子也确实比较大。

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)