EDA365电子工程师网

标题: 关于ADS2015 新功能 Controlled Impedance Line Designer [打印本页]

---

作者: linfeng6522    时间: 2015-9-8 20:05
标题: 关于ADS2015 新功能 Controlled Impedance Line Designer
最近发现这个新功能，本质就是设置叠层，模拟真实环境，但是比起其他软件设置叠层，感觉过于复杂，有几个问题想请教一下，其中里面有提到一个概念，interface layer 这个是不是就是指的导体层，另外就是strip plan和slot plan，这2个指的是什么，这个软件介质层比较好理解，主要是导体层，请大神指点一下，谢谢。

---

作者: linfeng6522    时间: 2015-9-8 20:09
刚刚发现这个功能2014也有，只是原来用的2013版本，不知道这个功能。

---

作者: True    时间: 2015-9-9 10:57
这些帮助文档写得很清楚，
, j8 n2 N- E# {: WStrip Plane - Allows the mapping of Conductor, Semiconductor, and Dielectric Layers, and the insertion of Nested Substrates.
. @: ?; E( v# f8 m1 J" f5 }2 vSlot Plane - Allows the mapping of Slot Layers.  

---

作者: rocksyh    时间: 2015-9-10 07:01

* _$ \7 g' _. u: m  @' L5 y" v# |1 L
interface layer准确的理解应该是相邻两层介质层的分界指示层，是没有厚度的。如果导体层是设置成sheet的话，那导体走线层确实就和interface layer重合在一起，这时可以这么理解。但是导体层有厚度的话，走线会嵌入到介质层中，那么interface layer只能是理解成指示用的分界层，它没有物理特性，只是为了用于区分物理层。

---

作者: linfeng6522    时间: 2015-9-10 09:29

rocksyh 发表于 2015-9-10 07:01
3 b2 K& G, D8 }  `interface layer准确的理解应该是相邻两层介质层的分界指示层，是没有厚度的。如果导体层是设置成sheet的话 ...

8 ?/ r' b- \, a- N8 X昨天研究了一下，感觉应该是这么理解，谢谢。
" p% ^3 H  C' _+ j! Q& z) W

---

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)

Powered by Discuz! X3.2