EDA365电子工程师网

标题: 有个阻抗的问题，一直搞不明白 [打印本页]
作者: leeping2d    时间: 2015-9-6 17:49
标题: 有个阻抗的问题，一直搞不明白
有个最抗的问题，一直搞不明白，  书上说在走高频微带线的时候，对地最抗要求50欧姆， 通过调整线与地线参考层的距离来调整阻抗；
4 Z2 y* w- c. w2 c8 ]我可以这样理解吗 ，这个阻抗是高频最抗，对地阻抗是对某一个频率而言的，如果频率变了，这个阻抗也会变；0 A, T5 h1 j. f' `4 A5 j5 I8 j& l

2 r$ ]7 _9 {8 |1 k. V+ x( C. W那么在很多资料中的 微带线50欧姆最抗，是对哪一个频率来说的呢？  10M?  100M?  1G? , 谢谢大家指导。
7 ]& A% G1 W; a: K
作者: 菩提老树    时间: 2015-9-6 18:01
你的问题比较有意思。阻抗确实是与频率有关系的，一般情况来讲，很多在介绍阻抗的时候都是不加频率的。如果是PCB设计，很多都是按1M的参数来确定其阻抗。你可以通过调整参考层的距离或者是线宽来改变阻抗。如果是差分的话可以调整间距。当然如果可以改材料，也能改变其阻抗。
作者: leeping2d    时间: 2015-9-6 18:24
菩提老树 发表于 2015-9-6 18:01' u5 t2 t9 _/ [: f, f3 d
你的问题比较有意思。阻抗确实是与频率有关系的，一般情况来讲，很多在介绍阻抗的时候都是不加频率的。如果 ...

. C2 R' u' r) d7 X+ s哦，非常感谢啊，  画高频的 500M的板子，也是按照1M算阻抗的吗？求解，谢谢
作者: True    时间: 2015-9-6 18:55
高频的时候，阻 抗是要考虑的，阻 抗最怕是不连续， 100M、500M 时阻 抗变化不大。不要天天对阻抗的大小太较真。
作者: 张湘岳    时间: 2015-9-6 21:45
信号完整性上面是这么描述的。
& b5 e- b1 u( T
; k5 p. z6 r' {; j: A' I6 F' c假设传输线均匀，信号在任何地方感受到的阻抗相同，这个阻抗值表示整个传输线的特性阻抗。（如50欧姆）
5 e+ N" v' R3 R% J$ n. ]
  Z! U4 V2 d2 v9 o$ a4 u5 z& a无损模型：Z=L/C^1/2。2 ?+ Y! F" P5 Y1 R4 G
* m/ |' q5 V( u9 P4 h
影响单位电容与电感就影响了特性阻抗。
作者: dzkcool    时间: 2015-9-7 08:46
阻抗的连续性比阻抗的具体数值更重要。
作者: kerwinash    时间: 2015-9-7 10:31
学习了，连续比数值重要
作者: 菩提老树    时间: 2015-9-7 11:16
leeping2d 发表于 2015-9-6 18:246 l; \  J5 k: k- b
哦，非常感谢啊，  画高频的 500M的板子，也是按照1M算阻抗的吗？求解，谢谢

3 V, K  n( F8 r. J% l* |恩，没有问题，就这样计算就可以啦
作者: 菩提老树    时间: 2015-9-7 11:17
kerwinash 发表于 2015-9-7 10:31
9 b8 b* R5 J1 n# @5 \' a学习了，连续比数值重要

( d5 W# b) @* b: E连续性是很重要，但是要整个链路都连续。当然，如果是500M的信号（除了时钟信号），一般都不会有太大的问题。6 ]" D# \8 ~- B+ ^% Y. Q
作者: leeping2d    时间: 2015-9-7 13:15
菩提老树 发表于 2015-9-7 11:17/ W; x5 N( k% P- I4 H! Z
连续性是很重要，但是要整个链路都连续。当然，如果是500M的信号（除了时钟信号），一般都不会有太大的问 ...

; o5 P# Y. @6 T; h“阻抗的连续性” 不是很了解，端接电阻是不是就是为了做这个的啊？，
! X) _5 ~$ |' D& K再请教一下啊，比如说这种情况   一个CPU高速数据信号到 SDRAM缓存的输入结构， CPU输出端口是有一定阻抗的， SDRAM的端口是有一定阻抗的， 假设中间型号线已经做了50ohm的对地阻抗匹配了，那么怎么做对两个端口的 最抗匹配呢，求高手解啊，谢谢啊；
; o3 e2 E  e8 J+ j7 I/ k. u* Y' B. e! }7 F
作者: leeping2d    时间: 2015-9-7 13:18
True 发表于 2015-9-6 18:55
! `. r6 h8 q' ^/ z: c  n高频的时候，阻 抗是要考虑的，阻 抗最怕是不连续， 100M、500M 时阻 抗变化不大。不要天天对阻抗的大小太 ...
4 M% N: |* J7 D2 l5 [$ n3 c2 {9 i
谢谢，前辈啊， “阻抗的连续性”， 比如手两个芯片的高速数据通讯， 引脚输出，与引脚输入，加微带线， 怎么做到三个都阻抗连续呢，谢谢，求解啊
+ g" H$ K7 y9 X( C9 b" I+ ^
作者: 菩提老树    时间: 2015-9-7 14:49
leeping2d 发表于 2015-9-7 13:15' }' ~9 L% U/ j) \7 _$ I8 r) T
“阻抗的连续性” 不是很了解，端接电阻是不是就是为了做这个的啊？，
) K6 ~7 `) x& m: \# j0 V: v5 C再请教一下啊，比如说这种情况    ...

3 o0 N9 Y7 C" c阻抗连续性就是整个链路的阻抗都一致。
& K; L+ g9 W) \8 V3 C  e关于你说的SDRAM的阻抗匹配也是一样的。: ]8 i/ K( T7 Z
作者: True    时间: 2015-9-7 15:13
leeping2d 发表于 2015-9-7 13:18$ o- F" `9 c) k0 _! b: J
谢谢，前辈啊， “阻抗的连续性”， 比如手两个芯片的高速数据通讯， 引脚输出，与引脚输入，加微带线，  ...

' ^! a5 N1 E9 M3 q呵呵，后面讨论的都对啊。   
2 T3 d( T8 ]1 {0 D+ ]8 ^
作者: q270350800    时间: 2015-9-8 08:51
多多学习中 高频要理论的支持
作者: leeping2d    时间: 2015-9-8 16:50
q270350800 发表于 2015-9-8 08:51
8 E" G( I9 |$ Y" W多多学习中 高频要理论的支持

3 f# H* l' S, }# D) S好的，有没有什么书推荐啊？/ ]/ r* O: }+ }1 t, ~) v
作者: dzkcool    时间: 2015-9-9 10:49
1、高速数字设计(High-Speed Digital Design)  u' g' L& _. {  O4 m% J' Q/ S
2、高速数字系统设计(High-Speed Digital System Design)/ O' G; e" Z/ f; Q+ Q
3、信号完整性分析(Signal Integrity)
2 a# X) \1 z: ~; ?, k这三本书各看三遍，最好是看英文原版的，然后，你就是高手了。
作者: wjlin    时间: 2015-9-11 00:42
RF 特性阻抗線寬線距隨頻率不同而不同。



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2