EDA365电子工程师网
标题:
[求助]问一个关于FPGA引脚的PCB引出的问题
[打印本页]
作者:
yangbinKEN
时间:
2008-9-22 19:55
标题:
[求助]问一个关于FPGA引脚的PCB引出的问题
我现在在用ALTERA的EP2S180（1020引脚）搭一个测试平台，用16层版（加上顶层和底层共8层信号层），6MIL的最小线宽，请问一下，靠近FPGA中心的I/0引脚怎么引出来啊？
% s" R* m/ Q! X9 ?2 `
9 j# w; R* t* S( F& K, b
我认为最多就是通过过孔每相邻管脚之间引出8条线出来啊，那里面的I/O不是不能用了？
, T0 b% f+ z; x6 L; h( j9 E% u
0 |% m5 n6 ^( @, ?
谢谢
作者:
steven
时间:
2008-9-22 21:27
你需要把线变细，每层在相邻管脚引2根线出来即可。如果不行，把最外面2排用Top层引出，3、4用Bottom层引出。
作者:
lonsword
时间:
2008-9-23 14:29
可以用比两个引脚间的长度细的线，还可以在引脚之间打过孔，由别的层走线
作者:
yangbinKEN
时间:
2008-9-23 22:41
谢谢楼上两位的回答 但是我那块版子 PIN与PIN之间是不能走两条线的(因为最小线宽的要求)
- Y ^" Y2 ^( E: v7 f' N7 B" a1 z
2 j+ u9 d" j$ v+ m+ g7 O
要是谁可以给一个1020脚FPGA全部IO都用完的应用例子就好了
3 O" Z* Y$ Y$ E' t5 b! S
6 C, I: B& L! A
1020个脚都这么困难了,1520的不是更恐怖!!
5 f C5 d# w" r
4 U2 X- n2 R6 u" }
画个PCB不容易啊
欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)
Powered by Discuz! X3.2
