EDA365电子工程师网

标题: LVDS的共模电感放置问题 [打印本页]

作者: emanule 时间: 2008-9-22 11:17
标题: LVDS的共模电感放置问题
请问在LVDS的差分布线中，共模电感的放置有什么要求么？是靠近输出端子还是靠近芯片？
PS：原理图中，共模电感附近还有接地电容，我理解应该是构成LC滤波的

作者: liqiangln 时间: 2008-9-23 12:31
对对接的过程中，是没有电感的，因该是跨接电阻吧，如果是电感对高速信号是阻抗无穷大，不合适吧。

这个电容式共模滤波作用的，通常跨接电阻是100欧姆，根据芯片的特性，做的好的芯片会有3pin, 电阻2端各接一个pin,电阻中间接一个pin(此时电阻100欧姆是2个50欧姆组成的),作为共模电压取样点；但是一些没有这个共模电压取样点的芯片，如果也这么设计的时候通常就外加一个共模滤波电容。

作者: emanule 时间: 2008-9-23 14:08
可能是我表述的不是很明白，应该不是跨接电阻。是这样的：主芯片出来的LVDS信号，准备接到插座上，但是走线在板子上辐射大，所以添加了共模电感+滤波电容（个人理解），电容是必须要放在插座附近的（这个我也不明白，是为了信号在出去板子以后考虑的？），但是电感放在哪里就比较困惑：如果尽量靠近芯片的pin，也就是想在始端滤出共模部分；但是如果放在插座附近，组成LC滤波回路？？困惑中……

作者: killerljj 时间: 2008-9-23 14:55
common mode chock一般都是for EMI的吧，而且要靠近connector摆放。

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)