EDA365电子工程师网

标题: 帮忙指导下ddr2时钟线上的短接电阻阻放在什么位置最合适 [打印本页]
作者: eda1057933793    时间: 2015-7-24 17:47
标题: 帮忙指导下ddr2时钟线上的短接电阻阻放在什么位置最合适
本帖最后由 eda1057933793 于 2015-7-24 17:53 编辑 # P- k% p) J! P" W/ {, P0 N  P

4 Y# d' U' S% F2 ^9 \如图为一带二的颗粒，是ddr2，目前拓扑为t点形式，时钟上的端接电阻放在哪个位置最好？是第一级的t点吗？大家有具体仿真数据吗？谢谢！

1.png (139.08 KB, 下载次数: 1)

1.png
作者: 菩提老树    时间: 2015-7-25 14:43
如果是上拉，就放在第一级
作者: eda1057933793    时间: 2015-7-28 13:49
菩提老树 发表于 2015-7-25 14:43: S9 V' O: R4 n' V8 E2 D+ r: `
如果是上拉，就放在第一级
3 S/ @: O+ t2 ^! c1 e
不是上拉哦，是接在时钟n p上的电阻。
作者: 菩提老树    时间: 2015-7-28 17:53
eda1057933793 发表于 2015-7-28 13:49
% W! K, T* V" A& Z不是上拉哦，是接在时钟n p上的电阻。
6 B) Q& ~+ M- x' n! X, _3 U
靠在接收端就好啦
" f* g; O5 D3 T" }! K$ \
作者: cousins    时间: 2015-7-28 18:30
一般电路图上都会把这个电阻放在DDR颗粒的那一页，你应该想到这不仅仅是个习惯而已
作者: hhawwl    时间: 2015-8-12 17:11
版主正解！



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2