EDA365电子工程师网

标题: 低频为高阻抗 [打印本页]

---

作者: ares0260    时间: 2015-7-22 16:26
标题: 低频为高阻抗
如果一个模型在低频时体现的是高阻抗。
请问各位大神有可能是什么原因?！
4 o9 ]6 o+ U8 [# y是不是可以理解为电阻较大。或者容抗较大。
/ I: I* Y2 T# g8 o; \' A# r3 D$ c如图所示

捕获.PNG (19.88 KB, 下载次数: 0)

下载附件  保存到相册

2015-7-22 16:22 上传

---

作者: 菩提老树    时间: 2015-7-22 23:23
请问这是一个什么样的模型，电源or芯片？

---

作者: ares0260    时间: 2015-7-23 08:46

菩提老树 发表于 2015-7-22 23:23
) X( |* }1 r' ]5 f0 Y3 Y/ s请问这是一个什么样的模型，电源or芯片？

; l& @% q# ^* s* C9 T这是一个测试芯片用的连接器叫socket。
5 g; M! D+ G1 M) {0 \8 j做了一个关于socket的电源部分的阻抗分析。
但是无法解决低频高阻抗的问题。

---

作者: shark4685    时间: 2015-7-23 11:46
端接个0.001欧的电源内阻，再把图贴上来。

---

作者: ares0260    时间: 2015-7-23 11:56

+ C1 _0 R; ^% S. a& O

shark4685 发表于 2015-7-23 11:46
) x: e1 v+ ~0 t: z$ e端接个0.001欧的电源内阻，再把图贴上来。

7 D$ [0 l' t$ T' M* `7 a: J是的，直接把电源端直接短接到地上，阻抗也很大。
就是不明白，为什么要接地，虽然我知道是模拟的电源内阻。
6 b0 U, }8 ~) P/ X+ v$ O! y, f6 Q( I但是Z11不是另一端开路的情况下计算出来的吗？
0 x. q" P. @: b" R" L: G) U3 h个人的理解是，这个时候就把这个短接的电阻归属到二端口网络的内部。是吗？
- L% n2 M; h* x3 c那在SIWAVE中阻抗Z11也是只能体现为板子自己的阻抗。不能完全反应PDN（包含电源）
网络的阻抗!可以这么理解吗？
, A- L) [2 {  a1 q% @- s望明示？
2 e. q- V  S- w$ i- j! w

捕获.PNG (140.33 KB, 下载次数: 0)

下载附件  保存到相册

2015-7-23 11:53 上传

---

作者: 菩提老树    时间: 2015-7-23 12:27

ares0260 发表于 2015-7-23 08:46
这是一个测试芯片用的连接器叫socket。
做了一个关于socket的电源部分的阻抗分析。
) {' a; @2 t/ X9 x) `+ h& E但是无法解决低频高 ...

如果是电源阻抗，这就对了。低频其实就是VRM的内阻的表现，但是你的VRM没有model，那么其就会显得是比较高的阻抗，如shark说的一样，端接一个小电阻上去，这样就可以看到比较低的阻抗，当然，我建议不要去看低阻抗啦，因为你端接一个电阻也是为了曲线好看罢了。

---

作者: ares0260    时间: 2015-7-23 13:20

菩提老树 发表于 2015-7-23 12:27
如果是电源阻抗，这就对了。低频其实就是VRM的内阻的表现，但是你的VRM没有model，那么其就会显得是比较 ...

) K0 P: C# T6 s( r7 @3 ^0 T也是，如果仅仅PCB 的电源的输入阻抗Z11都小于实际的目标阻抗，
那就更好了！那加上输入阻抗就更ok了。

---

作者: cousins    时间: 2015-7-28 18:35
负载输入阻抗一般都是几十K以上的，对你的Z11影响可以忽略不计了，别太钻牛角尖了。

---

作者: sunjinjing073    时间: 2015-8-5 02:00
提示: 作者被禁止或删除 内容自动屏蔽

---

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)

Powered by Discuz! X3.2