EDA365电子工程师网

标题: VX11中铺铜的奇怪问题，怎么破？ [打印本页]
作者: 老吴PCB    时间: 2015-7-22 08:39
标题: VX11中铺铜的奇怪问题，怎么破？
各位好，
1 c6 F2 I+ N! {6 a) s
7 ~, K+ f5 q! ?7 j( j# V6 Y5 i* x7 L6 D/ j5 G. d
在从Allegro转到VX11的项目中，铺完铜发现下面奇怪的现象，自动避让形状不是自然的随目标形状而变化的，而是动态的距离不规范的形状。; `6 R# h5 H% U6 Q1 D
不知哪位朋友也遇到过类似问题吗？如何解决的呢？" k0 [' M+ c5 U$ o6 N
感谢！
) S( K, E3 R! ]/ v
& y' n# z9 D; P% l% n4 r4 e, b
* v( a! W8 D; k
作者: haoyingxiang    时间: 2015-7-22 20:58
这应该是转换的问题，避让边界应该是禁布线把？如果是删掉即可，重新动态避让。请问你是怎么ALlegro转vx的求指导
作者: 老吴PCB    时间: 2015-7-23 08:02
haoyingxiang 发表于 2015-7-22 20:58$ _/ ^: Q# w5 P3 [0 Y
这应该是转换的问题，避让边界应该是禁布线把？如果是删掉即可，重新动态避让。请问你是怎么ALlegro转vx的 ...
; n" ?! D* p0 ]' U# y
不是禁布，删掉后重新画还是一样的，整版所有的地方都是这样。先将Allegro转到EE792，然后再VX打开即可。
+ u( t/ Q& ]0 k7 U# K+ J, L
作者: 海龙    时间: 2015-8-5 10:18
老吴PCB 发表于 2015-7-23 08:029 r2 @  T4 T/ n0 Y6 Y; _
不是禁布，删掉后重新画还是一样的，整版所有的地方都是这样。先将Allegro转到EE792，然后再VX打开即可。 ...

7 C3 ?* T. p/ j2 qallegro怎么转到7.9.2的？有没有操作说明？* X/ c7 F/ ?; [0 L5 N2 b# v
你提到的问题，可能在做盘的时候设置了东西，你看一下盘属性。
6 h1 I/ @3 @% t; c3 m+ x" c
作者: prince_yu    时间: 2015-8-20 16:33
可否把出问题的这一小块PCB传上来帮你看看，既然是转换的，那应该只有PCB数据，你可以把其他的涉及到具体电路的部分删掉，只留出问题的这一小块区域，让大家帮你看看。
作者: 老吴PCB    时间: 2015-8-24 16:49
prince_yu 发表于 2015-8-20 16:332 u; }# u* C! _! q1 i0 k0 b
可否把出问题的这一小块PCB传上来帮你看看，既然是转换的，那应该只有PCB数据，你可以把其他的涉及到具体电 ...
# {8 X, h' K8 K, {4 d3 E& B
感谢你的帮助，但设计数据无法上传。重新创建一个新项目，再将原设计copy过去，问题消失。7 d( J. F  s2 [7 m3 \( A
作者: cdef333a    时间: 2015-11-5 10:35
到時候我在測試一下
作者: 75484702    时间: 2016-7-27 15:53
应该是CES的问题吧



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2