EDA365电子工程师网
标题:
Allegro培训心得---0613
[打印本页]
作者:
subrina
时间:
2015-7-8 10:59
标题:
Allegro培训心得---0613
时间过得飞快,转眼离0613的培训已经过去快一个月了,今早还看到微信上朋友问7月份的培训何时开始,心想自己到现在还没写培训心得,要赶快补上才行呀。不过为什么等这么久才开始写呢,也主要因为在6月13日时杜老师培训的信息量太大了,过后很长时间我都还在慢慢消化和练习,想着只有在消化吸收后才会从培训中真正学到些东西,这也才算尊重杜老师。待把课堂上培训的亮点学懂后,又上了学堂上巩固学习了这一期的PPT,终于该知道写些什么心得了。
9 Y5 k' B9 {0 F; D h% N
因为原来也在实际工作中用allegro作过许多板子,所以基本上对用allegro软件进行从原理图到导网表到PCB,从PCB布局到层设置再到规则设置,后来到走线,铺铜和电源平面分割,最后到检查和出Gerber资料这些全流程的设计过程已经比较熟悉了。不过听了杜老师的介绍中,我发觉了一些亮点,这可能是在今后的用allegro软件设计PCB中要用到的技能:
- j4 ~1 m0 i& H9 p5 K
1、导结构图时,先在subcalss中新建两个结构层,命名描述为当前日期的结构导入,然后在导入中选结构层时就可以用map键,让它找到你定义的层,这样就可以为每一次结构的导入,板型或结构器件的变化提供指导了;
: i7 x* E; ?- q% N7 j
2、关于在规则设置前先进行层叠结构的定义,包括设置每层的层厚,介电常数,到后面计算有要求阻抗的阻抗线的线宽和线距,这里不仅包括单根线,还包括了差分线,真是好强大呢。这一步骤放在规则设置前作完,我觉得这对于我们作特殊线的规则设置是非常有帮助的。事先规划好比事后再返工,这个能节约的时间可不是一点点呢,有过类似经历的人都懂得;
; | m7 f( @: U4 q* t
3、利用snap pick to 来放置需定位的元件,制作特殊的可靠性和上焊性好的钻孔焊盘,这些培训细节也是对日后的工作可以帮助很大的;
! Y/ \9 z* }1 o( N+ I) x. H! K7 c
4、个人认为本次培训最大亮点是讲解关于allegro中DDR器件的布局和规则设置以及布线方法。这里我就不详述了,因为亮点太多,我作为一个基本会用allegro的工程师 ,从培训中聆听理解到下来实际中作的课件练习,也基本上花了半个多月才能理解会用老师的讲解内容,可见老师的培训对我们的重大指导意义;
- D9 R) [" ^9 q" |5 ?% S3 C/ o# Y' X
5、skill的应用。在这次培训中我发现杜老师电脑中skil插件的神奇。检查错误可以用skill,作gerber资料可以用skill等等,skill真是太强大了。后来我也在EDA365上下载了一些skill,装到自己的allegro软件中,发现真的是非常的好用。
% [ O, Q* H( p9 \
精彩的培训总是发觉时间过得飞快,后来因为家中突然有事,没能听到最后并和大家合照,感觉有少许遗憾。不过一如既往的支持杜老师,期待7月份的培训尽快到来。
8 Z( M& S# O; ^) b2 r M) f
谢谢!
# N" \+ T4 @- Z6 C0 f: n: a
6 Q- i3 _3 a4 y1 u5 f8 G( A4 Z$ U) b
. v6 f3 E1 z" _- H v( c; Z; J
作者:
subrina
时间:
2015-7-9 11:06
下图是我完成的培训作业,根据老师的课件练习画的DDR2部分的走线图,可能还有许多不合理的地方,请大家不要拍砖。
1 z4 p7 b. s& G) E! _. O( S
最后还想感谢杜老师在学堂中留下的完整的课件PCB文件。我相信有这个文件和PPT,我们可以学到更多的关于高速布线的东西的。请大家积极学习吧!
! n4 h% t5 |, [, q$ M/ h
截图00.jpg
(465.27 KB, 下载次数: 0)
下载附件
保存到相册
2015-7-9 11:01 上传
DDR2课件
作者:
dzkcool
时间:
2015-7-9 16:19
这样的作业非常值得表扬。
7 P* c5 n+ X! d
是不是T点的位置不合适?有些分支还绕等长了?
作者:
subrina
时间:
2015-7-10 10:18
谢谢老师的表扬,T点的位置在没有看到老师的PCB前,是按照一个大师的书中提到的位置放置的。地址线分支是不是指的连接到IC上面的电阻电容上的线,这个线我是也绕了等长,难道这个线不用算到地址线等长范围吗?老师,真对不起,实际上在培训时关于地址线部分我是没有太听懂的,我一直以为地址线绕等长也和数据线一样,要全部网络等长。可能这个观点是错误的,请老师纠正,谢谢!
作者:
dzkcool
时间:
2015-7-10 11:30
地址线分支是指从T点到IC的线,到上下拉匹配电阻的线无需等长,只要尽量短即可。
作者:
subrina
时间:
2015-7-10 17:51
哦,明白了。
作者:
20120429
时间:
2015-8-19 14:36
勤奋的孩子
作者:
subrina
时间:
2015-8-20 11:55
谢谢鼓励!师兄,也一起加油吧!
作者:
zwhwy
时间:
2016-6-3 21:14
赞一个!
0 V0 r& C2 q5 P
欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)
Powered by Discuz! X3.2