关于信号完整性

Log07071222

小弟菜鸟一枚，最近看了很多高速电路设计的文档，
但是感觉写的都不够详尽 比较范，然后想希望各路大神
% @8 T" R6 X. a! a" E2 o; y% o0 W: h能否提供一些设计中实实在在的东西，比如由于某种设计
失误导致出现信号完整性的问题的！！！如果有图文说明，
2 Z7 c" H1 m! w8 l1 f那是极好的！！！针对性的问题点
2 w- m( _% R1 W; |6 O
$ u7 F6 a: ~4 _* `& l1.关于SDRAM  DDR DDR2 DDR3 DDR4的设计要点最好能从地址、数据、控制、时钟单独的设计，和他们
  l5 x+ A8 b1 l之间相互约束。然后从单片 到多片设计（2 、4、 8）时
需要注意什么，选择何种拓扑结构，选择的目的是什么；
然后选择的层叠结构 ，板层数如何控制！
; j- \: _* l6 I2、就是一些常用接口的设计 LVDS  USB 网口 PCI-E HDMI等等的设计
6 x& d+ M/ n' R8 `- Y: ^3、就是一些滤波电容放置问题和信号回流问题！

请推荐一些大神自己确实有看过，然后觉得有用的文档
1 \9 Q/ Q! y0 h; `或者在设计中碰到一些问题，然后通过修改参数等完成问题排除的
过程和结果！因为，网上的文档实在太多，然后感觉有些还存在一些
不一致！！
3 m# y8 [9 c( ]  s: m; \

Log07071222

忘了，还有如果能给些设计思路或者设计方向上的指教就最好了！！从源头如如何去把控

Coziness_yang

技术不是一天练成的，也没有速成的捷径。先好好学习基础理论，再看各种总线的相关文档，然后自己写相关设计文档。
所有的SI问题，总结起来就是阻抗、损耗、串扰、时序。传输线走线要求阻抗一致，阻抗匹配，线尽量走短，减少信号在路径上的损耗，尽量拉大线与线之间的距离，减少信号的串扰，拉大信号线与电源平面之间的距离，减少电源对信号线的干扰，信号线的等长问题，做到时序上的匹配。信号线还要有完整的参考平面，这是确保阻抗的必备条件。

Log07071222

Coziness_yang 发表于 2015-7-6 20:53
" Y) Q8 e( j# K1 e9 O$ n技术不是一天练成的，也没有速成的捷径。先好好学习基础理论，再看各种总线的相关文档，然后自己写相关设计 ...

, C4 y/ r: n3 {谢谢！！！
9 I3 V% u! C* R4 e

True

有时候是一个取舍的问题，有的时候要去牺牲一些性能，做好SI，就是平衡各个关系，没有一定的规则，有的是综合考虑。

shark4685

EDA学堂在那里等你！！！

Log07071222

shark4685 发表于 2015-7-7 09:35
1 ^0 e6 e. R8 y" T- B5 N; i& y% GEDA学堂在那里等你！！！

好的！！！到时候去听听，谢谢！！
% ~9 Y! V7 X  N8 }  y

964008794

我也有这种感觉，有时感觉SI很虚，或者说它很边缘化。感觉一个资深的Layout工程师就可以搞定这些Si问题

None_feiyu

这个建议确实是一个好建议，顶起来让更多的大神看到

olendo

個人也是SI/PI自學，理論看完了，就開始學模擬軟體
$ C* G* A. D% [' V& @" W! j9 @個人覺得書籍還是整理得比較完整，有系統性，且會說明原因甚至帶到仿真軟體求解
, g/ g/ V$ M8 {8 d+ z1 F& E9 |推薦你兩本書
8 o4 c1 B4 J2 H硬件系統工程師寶典
信號/電源完整性仿真分析與實踐
都是電子工業出版的
7 R, R! ^, ]0 G) T7 h6 h希望能夠幫助到你

Log07071222

olendo 发表于 2015-7-16 00:56
個人也是SI/PI自學，理論看完了，就開始學模擬軟體
個人覺得書籍還是整理得比較完整，有系統性，且會說明 ...

2 W( Z0 j) h& {0 ~谢谢！！