EDA365电子工程师网

标题: 求助。LOGIC ECO TO PCB的问题 [打印本页]
作者: yoki_i    时间: 2015-6-26 10:01
标题: 求助。LOGIC ECO TO PCB的问题
当logic中NET有改动时，在ECO TO PCB时，我扇出的线段就自动删除了。: Y& A- s0 R: G% k! w9 T
有什么办法可以不自动删。1 A" B  c, x. z6 S: y" t
2 `% S" z( a2 M$ p4 `
ECO之前。1 Q6 z3 J# \" I( W) \1 `. ?9 g+ s
! Z( g0 Z6 I8 ?& {% t) m
ECO对比之后。
& J) Q/ s. e6 ~+ _8 O1 h
% o! K! l, s: z, F. F# X( V1 oPADS我是新手，才开始用。可能是低级问题，但我在网上找了2天都没有找到答案。先谢谢各位了。! K8 [1 m! W  r' Z7 i" S( V
作者: jimmy    时间: 2015-6-26 13:23
你改的net是bga这里的吗？
作者: yoki_i    时间: 2015-6-26 13:35
jimmy 发表于 2015-6-26 13:23$ s/ Q, e( a, N# J) Z
你改的net是bga这里的吗？

% t" i) Y0 P* i6 Z. z我只改了连接器的NET名字的顺序。如下图。- ^  d. w( }% s
网络连接的另一边是BGA，但BGA中没有改过。
' _  ^2 @0 n+ J8 T, G. S! [: r
, B# |7 J0 J* y& {' z! z
# P& y2 j5 A& n
3 ~- k0 u+ `4 ^* h
% c  p8 c) B+ Y$ b
4 h6 v$ e) Z+ q. O; ]6 |
作者: yoki_i    时间: 2015-6-26 15:20
我后来用了RESUE的方法，还是挺方便的。。。问题算是解决了。
作者: jimmy    时间: 2015-6-26 17:26
用reuse或者以过孔的方式暂停走线。



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2