EDA365电子工程师网

标题: 求allegro16.6导出3D图的步骤 [打印本页]

作者: katherine_he 时间: 2015-6-10 16:57
标题: 求allegro16.6导出3D图的步骤
求allegro16.6导出3D图，结构老说有钻孔信息，我这明明构掉了

作者: tanxijun0870 时间: 2015-6-11 17:09
file--export--IDF--PTC(选项)---OK

作者: dzkcool 时间: 2015-6-11 18:43
建封装时一定要设置元器件高度，否则没有多大意义。

作者: lilianne 时间: 2015-6-14 11:06

！！！！！！！！！！！！！！！！！！！！！！！！！！！

作者: jacekysun 时间: 2015-6-15 09:11

作者: katherine_he 时间: 2015-6-17 10:20

tanxijun0870 发表于 2015-6-11 17:093 [9 v+ z z, v* p! n
file--export--IDF--PTC(选项)---OK

是这个步骤来的，可16.6的怎么去掉钻孔信息呢，如果我PCB有VIA时导出的3D，结构导不进去，一直提示在加载钻孔表。

作者: katherine_he 时间: 2015-6-17 10:22

dzkcool 发表于 2015-6-11 18:43
: `+ n, K, F; Q4 D- j2 {( R d建封装时一定要设置元器件高度，否则没有多大意义。

建封装一般都加了高度的

作者: mintjelly_abc 时间: 2015-6-17 16:42
本人使用的是 16.3 版本的软件，在 IDF Out 窗口中可以勾选 Use Filter 选项，并在后面的Filter 中选择不输出的元素，也许楼主说的钻孔信息可以通过勾选 via 来消除掉。16.6 版本有这个选项吗？

作者: katherine_he 时间: 2015-6-17 17:27
有的，我以前也是这样导出的，但现在不起作用，不知道哪里的原因呢。

作者: allegro小菜 时间: 2015-9-21 14:28
我也是 16.6的导出结构对方只能显示草图晕死我了楼主可解决了？

作者: allegro小菜 时间: 2015-9-21 14:28

katherine_he 发表于 2015-6-17 17:27
& ]# U8 j0 k1 b2 V有的，我以前也是这样导出的，但现在不起作用，不知道哪里的原因呢。

哥们你的问题解决了没是？知道的话告诉我下？是不是库的路径问题？

作者: katherine_he 时间: 2015-9-29 17:45
我现在只能删掉PCB上的VIA再倒出3D来

作者: katherine_he 时间: 2015-9-29 17:46

allegro小菜发表于 2015-9-21 14:28
* U6 j) L8 v8 q$ r我也是 16.6的导出结构对方只能显示草图晕死我了楼主可解决了？

我的删掉VIA导出的3D，结构就可以知道导入了，没有其他问题

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)