EDA365电子工程师网

标题: 求《IC封装基础与工程设计实例》第4章的每一小节的工程保存文件 [打印本页]

---

作者: jason1937    时间: 2015-5-28 21:32
标题: 求《IC封装基础与工程设计实例》第4章的每一小节的工程保存文件
请问能提供《IC封装基础与工程设计实例》第4章的每一小节的工程保存文件吗？我照着书本，还是完成不了。
3 X4 F$ }6 W( @" {& K* I比如：
2 M; Y  A9 c& z- t1 S5 o& `: E

* d. S7 ?+ ]/ N: J- T; V/ P6 m4.12节怎么摆放都有DRC；
6 q& R8 d& M% }6 B* u" q0 p4.15调整不好交叉鼠线；
: i  ~0 j" c, ?4 d....
% P6 F% a2 F1 i- l1 v（可能我太笨了）
+ O( d, z+ {" m8 t5 V7 [0 _; G

无法进行下一步，特请高人发布一下文件，谢谢！

. q& H* v* }3 p2 r, I! f+ T1 v

---

作者: jason1937    时间: 2015-5-29 10:33
4.12节的VSS的Bond Wire 有必要连接到die flag的Bond Guide Line上吗？4.13节的图4-56怎么没显示？

---

作者: yuju    时间: 2015-7-22 16:53
DRC可能使DIE pin之间的间距小于你的约束值， 交叉鼠线存在不代表就不好呀，鼠线是直线路径显示，不要太在意。

---

作者: yuju    时间: 2015-7-22 16:55

jason1937 发表于 2015-5-29 10:33
, L- I* {# s- z8 G# d; A9 l' ~, W4.12节的VSS的Bond Wire 有必要连接到die flag的Bond Guide Line上吗？4.13节的图4-56怎么没显示？

! R: K$ X# @" v/ c! V2 i可以不用放置在die flag, 有位置就可以咯。
- `- t! {; ?1 G; E

---

作者: MaxEnding    时间: 2016-5-9 23:44
同求

---

作者: lgj0810    时间: 2016-12-24 10:14
每一小节的工程保存文件

---

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)

Powered by Discuz! X3.2