EDA365电子工程师网

标题: 走线层参考核电压平面有问题吗? [打印本页]

作者: luhailei 时间: 2015-5-15 10:40
标题: 走线层参考核电压平面有问题吗?
由于走线多，有几组DDR的数据线夹在地层和电源层的中间。电源层的电源是CPU的核电压（1.0v 50A）。都是整层铺的。没有夸分割。这样做有问题吗？

作者: wdc 时间: 2015-5-15 10:48
最好参考DDR的工作电压层，可以在电源层把这个电源区域划分出来

作者: cousins 时间: 2015-5-15 10:48
50A？？？？

这么大的电流，你确定要铺地？

作者: flywinder 时间: 2015-5-15 11:38
这样应该不好吧

作者: beyondoptic 时间: 2015-5-15 15:54
合理的层叠设计，走线到pwr平面的距离大于2倍的线到GND的距离，影响就很小了。

作者: Coziness_yang 时间: 2015-5-15 21:22
最好不要这样走，这样会影响的DDR的运行速率，也不建议参考1.5V，因为这样还是存在跨电源平面的现象。还是建议增加叠层。

作者: shark4685 时间: 2015-5-25 16:55
是不是笔误啊？有50A么，大电流要单独考虑了。

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)