EDA365电子工程师网

标题: Allegro 16.6 DDR3约束规则设置 [打印本页]
作者: jane@2013    时间: 2015-5-7 10:57
标题: Allegro 16.6 DDR3约束规则设置
Allegro 16.6 DDR3约束规则改怎么设置？; [6 m$ q0 i4 Y. G" V
作者: jane@2013    时间: 2015-5-7 10:58
求解
作者: dzkcool    时间: 2015-5-7 13:03
你是要问软件怎么设置约束规则还是DDR3的约束规则是怎么样的？相关资料网上很多，建议自己先资料看看，有具体问题再发帖问。
作者: jane@2013    时间: 2015-5-7 14:52
附件图片里，DDR地址线连了三个芯片，如何分别对两个芯片之间的连线进行约束？
0 A4 A3 M9 J9 p- T+ a; z

Catch.jpg (170.42 KB, 下载次数: 13)

Catch.jpg
作者: dzkcool    时间: 2015-5-7 17:15
本帖最后由 dzkcool 于 2015-5-7 17:20 编辑 * x( E* }1 l7 W. I) Q+ ?

3 |9 `  ?0 {& g6 J+ `+ Y把节点相同的PinPiar放到同一个Match Group即可，就像下图：
8 m, `( G9 z/ ~4 p$ y
/ c9 ?; _6 n4 E1 h0 O) z; X9 i
% g! U; o, C$ y2 ]  N8 F7 R6 O
1 i" G% q% H. @, L
作者: zoufudun    时间: 2015-5-7 22:56
学习了。。。。
作者: tonlig    时间: 2015-5-7 23:04
这问题太广泛了吧？？
作者: jane@2013    时间: 2015-5-9 17:13
dzkcool 发表于 2015-5-7 17:152 N: c" `1 U" a, y5 V
把节点相同的PinPiar放到同一个Match Group即可，就像下图：
7 |  |+ u" I+ _) Y
多谢！
3 T) n  X3 Y$ |1 _$ L; _# N) c9 y
作者: jane@2013    时间: 2015-5-9 18:04
dzkcool 发表于 2015-5-7 17:15% s3 `& R8 W! |  l2 I3 p& D* i
把节点相同的PinPiar放到同一个Match Group即可，就像下图：

8 K+ }0 K6 z' Q% V+ P' J3 `怎么样把节点相同的PinPiar放到同一个Match Group？我试了只能创建Net class....求解7 e9 B  F) G# Z+ p- p& |; E
作者: hotloo    时间: 2015-5-10 12:48
学习了
作者: hongdousa    时间: 2015-5-11 10:02
感谢，学习了
作者: dzkcool    时间: 2015-5-11 10:47
jane@2013 发表于 2015-5-9 18:04
4 _' i: V+ L1 N  s% X( q* t  ?; K; p怎么样把节点相同的PinPiar放到同一个Match Group？我试了只能创建Net class....求解
8 r% O0 Y$ O1 l* E& J/ Y; K; g4 a2 A
见下图，其中16.6把Bus改成了NetGroup下6 ]! X9 R1 [& x" q5 U

1 W- s) t# W' S+ V$ ^8 h$ ~! X9 x7 S; D' C- q4 M9 S. P
+ a% [) Q& C5 l4 m  W  Z
作者: 小小菜    时间: 2015-5-11 11:16
dzkcool 发表于 2015-5-11 10:47
, a* t/ v3 S- h: Z见下图，其中16.6把Bus改成了NetGroup下

2 S' A6 @9 h- f/ r群主还真是有耐心啊，这种网上能收到的事情都不厌其烦的回复，可见人不错8 ~- u$ A3 u, }" X
作者: jane@2013    时间: 2015-5-11 11:16
dzkcool 发表于 2015-5-11 10:470 D8 j5 ?" q' R3 q: R/ D4 N
见下图，其中16.6把Bus改成了NetGroup下

; z; I8 K! U% _& V" S" o7 _我之前对DDR 地址网络创建的是Match Group，现在改为Net Group后无法显示出芯片对应的引脚，所以没法对引脚创建Match Group了。
& @3 @! ]2 X( @. r纠结。。。。。我哪里还需要设置？有没有完整的DDR 地址线 约束设置的流程说明？非常感谢！！
- }% y7 U9 R" m6 w
7 h, F& u# S9 o7 C
作者: jane@2013    时间: 2015-5-11 11:59
附件文档有说明！已解决！感谢版主的协助！
+ f" E$ x" N4 l9 F" i) h

Allegro16.6约束规则设置详解.pdf

5.2 MB, 下载次数: 454, 下载积分: 威望 -5

作者: myhome43    时间: 2015-5-11 13:06
努力升等中
作者: 辉辉辉辉    时间: 2015-5-15 08:45
不错 正在学习SDRAM布线
作者: bingshuihuo    时间: 2015-5-15 16:55
正在学习SDRAM布线
作者: cjz351421568    时间: 2015-5-16 22:46
好多规则
作者: cjz351421568    时间: 2015-5-16 22:47
谢谢分享
作者: GregoryDon    时间: 2015-5-18 09:49
学习一下
作者: hhawwl    时间: 2015-5-18 19:04
谢谢楼主提供分享！
作者: alienware    时间: 2015-6-20 17:29
谢谢楼主，谢谢
作者: alienware    时间: 2015-6-21 08:59
谢谢楼主
作者: tuzhiquan    时间: 2015-7-20 15:41
:D
作者: czs87    时间: 2015-9-2 14:34
感谢，学习了
作者: 沫沫默默    时间: 2015-10-18 17:19
同样求解
作者: jiangyx1028    时间: 2015-10-20 10:21
好好学习
作者: xiaolong31624    时间: 2015-10-23 10:48
谢谢分享
" E5 K4 k9 R" k学习了
作者: hippo512    时间: 2015-11-7 16:34
非常感谢楼主分享
作者: hzg249332062    时间: 2015-11-10 19:02
很好的资料
作者: xinjing_shen    时间: 2015-11-24 11:40
我也想知道
作者: pjc1152    时间: 2016-3-12 11:03
afa
作者: goodboy32    时间: 2016-4-19 17:40
顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶
作者: alizee路人甲48    时间: 2016-8-4 13:47
感谢，学习了
作者: lmh    时间: 2016-11-7 09:40
学习



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2