EDA365电子工程师网

标题: allegro fanout之后如何自动剔除没有连接的多余via？ [打印本页]
作者: lin899211    时间: 2015-5-6 10:20
标题: allegro fanout之后如何自动剔除没有连接的多余via？
本帖最后由 lin899211 于 2015-5-6 10:22 编辑 % P$ B3 v$ B4 V1 g

+ w$ B; x* ]# N6 g  b' G/ H$ Wallegro fanout之后如何剔除没有连接的多余via？9 M2 O1 Z# C" p: g. q# G
只能手动删除吗？有没有可以自动删除的方法？- v  c, \( f/ I0 y- K+ D
作者: dzkcool    时间: 2015-5-6 11:06
Fanout的时候不要勾选Include Unassigned Pins，仅对有网络名的Pin进行Fanout。可以先把所有网络Fix，然后框选删除。6 W% h4 e$ J5 x
& x! q" L' i) M$ l0 O- B- _! ^
, H1 s4 u/ e! W* i* F1 z9 w
作者: bingshuihuo    时间: 2015-5-9 17:26
dzkcool 发表于 2015-5-6 11:068 T" j4 }) l5 l! `' o9 X
Fanout的时候不要勾选Include Unassigned Pins，仅对有网络名的Pin进行Fanout。可以先把所有网络Fix，然后 ...

3 s4 S/ R2 _. `3 ~2 P& G0 A感谢分享，很棒
0 Q+ |+ S$ {+ V3 V& U. `
作者: lin899211    时间: 2015-5-14 08:58
dzkcool 发表于 2015-5-6 11:06
4 _9 u# ?! t& c! L: DFanout的时候不要勾选Include Unassigned Pins，仅对有网络名的Pin进行Fanout。可以先把所有网络Fix，然后 ...
2 ^' i' x: Q& V1 }
非常感谢！$ g% d" z8 X5 S9 X# W8 p+ c6 w/ k% @0 Q
因为封装是之前做好的，并且直接在（.dra）文件上做了fanout。- P+ O5 y; N6 g0 n9 I
所以导到（.brd）中会遇到这样的问题。
; A' F: O6 k# `: C/ z
作者: jacekysun    时间: 2015-5-14 09:29
作者: dzkcool    时间: 2015-5-14 10:09
lin899211 发表于 2015-5-14 08:58
- X" w' ^# j3 v4 z非常感谢！
* h8 Q' p$ z" {因为封装是之前做好的，并且直接在（.dra）文件上做了fanout。
5 [3 a' I5 X. u3 Z所以导到（.brd）中会遇到这 ...
7 X* C  e7 l8 x7 w) w
通常不会在封装里面做Fanout。
# x; d% T' Z, s( |+ V
作者: lin899211    时间: 2015-5-14 12:58
dzkcool 发表于 2015-5-14 10:09: [8 i+ A0 e( K( n. P, j" R
通常不会在封装里面做Fanout。
7 F9 [5 B$ |. k! J& v! T
嗯。不过是从Xilinx官网的开发板图上导出来的封装。
6 V  w3 b6 [. }/ g( }自己做不会这么做。5 q% U; K# U% Y4 x5 z! n
作者: jacekysun    时间: 2015-5-21 14:08
fanout的时候没有网络的是不会fanout的吧
作者: dzkcool    时间: 2015-5-21 18:38
jacekysun 发表于 2015-5-21 14:08
' g* i: h" s, g5 }+ X* v; bfanout的时候没有网络的是不会fanout的吧
+ r; X/ u0 S- i
没有网络的管脚如果勾选了我发的图中选项就会fanout
6 l; c  s- N  F6 ~& q8 u



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2