EDA365电子工程师网

标题: logic里面画好图怎么检查 [打印本页]

作者: cartman 时间: 2015-4-29 13:39
标题: logic里面画好图怎么检查
请问画好原理图后如何让做检查，包括电气规则、PCB封装定义等。
谢谢!

作者: 饭牛 时间: 2015-4-29 13:52
PADS Logic 实时检查, 不会有错的, 除非你不看出错提示.

作者: jaychoudavid 时间: 2015-6-27 15:19
layout检查

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)