EDA365电子工程师网

标题: 基准点、光学点、mrak点放置要求及设计注意事项 [打印本页]
作者: dzyhym@126.com    时间: 2015-4-21 11:22
标题: 基准点、光学点、mrak点放置要求及设计注意事项
本帖最后由 dzyhym@126.com 于 2015-4-21 11:22 编辑
1 Z& m- ^% W$ v- g6 a8 Z  B- M+ T% C8 E: _8 c# a& [
基准点、光学点、mrak点放置要求及设计注意事项

3 L; D4 P' U: Q: Y& D

+ J( [6 n8 R! Q
基准点标记(Fiducial Marks) ---也称之为：基准点、光学点、mrak点等
3 Q0 p) s4 r. z2 v+ |
1．基准点标记为装配工艺中的所有步骤提供共同的可测量点。允许装配使用的每个设备精确地定位电路图案。有两种类型的基准点标记：

5 N. B- m. T& j0 q4 M$ q
A. 全局基准点(Global Fiducials)
4 y# W5 _9 ~4 V( X7 ^- g& S% \
基准点标记用于在单块板上定位所有电路特征的位置。当一个多重图形电路

+ [' \% g: K- \/ p$ y
以组合板(panel)的形式处理时，全局基准点叫做组合板基准点。

5 _0 b% l! s3 [5 G0 P' y
B. 局部基准点(Local Fiducials)

' t" Q3 e0 c) C; R; d* u0 S
用于定位单个元件的基准点标记。
- R3 R- K6 L$ o4 E

7 e3 L- C2 W0 h+ S& a2 e. O
要求至少两个全局基准点标记来纠正平移偏移（X 与Y 位置）和旋转偏移（θ位置）。这些点在电路板或组合板上应该位于对角线的相对位置。如果空间有限，则至少用一个基准点来纠正平移偏差（X 与Y 位置）。单个基准点应该位于焊盘图案的范围内，作为中心参考点。
9 k) \9 C4 L0 d( D$ @
; V% G0 H$ r! J8 G5 B0 H
2．基准点标记设计规格 表面贴装设备制造商协会(SMEMA)已经将基准点的设计原则标准化。这些原则得到IPC 的支持，由下列事项组成：
% L/ s9 H7 j5 C3 e
A. 形状

9 L, \" D" F3 ]. S/ y
最佳的基准点标记是实心圆。
7 r8 b  `* T- y6 s" y  D) d# |

7 b+ _- Y/ A, w: t. T$ d. Y- R9 l' z1 F0 A

, n! h. |9 B, Z
B. 尺寸

) Q8 D$ e* v" D! I
基准点标记最小的直径为1mm[0.040"]。最大直径是3mm[0.120"]。基准点
6 R1 f, F+ B; F5 k
标记不应该在同一块印制板上尺寸变化超过25 微米[0.001"]。
$ B! @1 u4 C4 B4 T* n& m! ^, K
C. 空旷度(clearance)
1 c% x0 f# |! B* M: n' j
在基准点标记周围，应该有一块没有其它电路特征或标记的空旷面积。空旷
/ J* s  N% J. P# v3 d0 z
区的尺寸要等于标记的半径。标记周围首选的空地等于标记的直径。
" }. g( {" N* J# c4 x. c% x* T

; Q7 h) h+ c( f, k9 B: u2 P- `7 ^
* c5 w  h+ N5 J) W
D. 材料
( R; q( @* x' q! A

+ E# K0 i% v2 \0 ?3 c$ N4 p
基准点可以是裸铜、由清澈的防氧化涂层保护的裸铜、镀镍或镀锡、或焊锡
$ h7 D$ H' e9 u. h# l" e

3 C2 _+ I0 o( }9 c" M- \0 F) r
涂层（热风均匀的）；电镀或焊锡涂层的首选厚度为5~10 微米[0.0002~0.0004"]。焊锡涂层不应该超过25 微米[0.001"]。如果使用阻焊(solder mask)，不应该覆盖基准点或其空旷区域。应该注意，基准点标记的表面氧化可能降低它的可读性。

& V: R+ E( L" ^
4 F' K; |8 m, L
E. 平整度(flatness)

$ F* Q" T: s3 w1 k/ ?. D! r; i- g  Q, N# [
基准点标记的表面平整度应该在15微米[0.0006"]之内。

8 ~  J; Y1 R4 q+ O
% G6 m& G/ Y0 L1 \  l) q
F. 边缘距离
( T, {6 d+ p# z+ B% s

, R) E* [: @( @6 @
基准点要距离印制板边缘至少5.0mm[0.200"](SMEMA 的标准传输空隙)，并

" \6 W# E) C! H6 T
7 X- g! I9 G. F: \  F
满足最小的基准点空旷度要求。
! l  ]& p3 E3 g. \

; z7 s* ~# k" g/ ^& t  Z& E
G. 对比度
& C- G$ y: P7 b. Z- E8 U

9 r5 g, z  y' s) L! O; |# B
当基准点标记与印制板的基质材料之间出现高对比度时可达到最佳的性能。将全局或组合板的基准点位于一个三点基于格栅的数据系统中是一个很好的设计。第一个基准点位于0,0 位置。第二和第三个基准点位于正象限中从0,0 点出发的X 与Y 的方向上。全局基准点应该位于那些含有表面贴装以及通孔元件的所有印制板的顶层和底层，因为通孔装配系统也开始利用视觉对准系统。
6 l9 u+ a! p: m8 n

5 R8 l" W$ t8 ^: ]5 `/ S& y5 c& r/ J9 \6 i7 u; E5 [
所有的密间距元件（pitch≤0.65mm的BGA和pitch≤0.5mm的QFP、QFN、SOP、排插等器件）都应该有两个局部基准点系统设计在该元件焊盘图案内，以保证每次当元件在板上贴装、取下和/或更换时有足够的基准点（局部基准点可以共用）。所有基准点都应该有一个足够大的阻焊(soldermask)开口，以保持光学目标绝对不受阻焊的干扰。如果阻焊在光学目标上，那么一些视觉对中系统可能造成由于目标点的对比度不够而不起作用。

) V2 J3 O$ Y' B4 M6 Z
( p& j) ?- I' `" ~
& ?0 R0 h2 Q6 [& E; Y5 Z
9 Q" C) m0 z- s. s4 ^, v! y
对于所有基准点的内层背景必须相同。即，如果实心铜板在基准点下面表层

% k- e2 l/ f  @$ ^8 i
* U5 v0 |! |8 ~2 g
以下的层面上，所有基准点都必须也是这样。如果基准点下没有铜，那么所有都
0 Q; m0 a" K. f7 n

7 Q/ Z1 x' _- [+ H$ x0 h
必须没有。基准点周围加保护环, 防止PCB加工过程中光学识别点不平整、不光亮，易脱落。

" K( T% o; K6 N" v7 {  ]
2 C# d0 p/ `* C3 T' J& ?) t6 h  Z, Q, I+ l' ]  G
- T; U2 O  _7 S( e3 \7 z! ?
' \( x& I9 x; U/ z4 I1 a: O7 t. o

, f/ W; h2 }# F6 y% Y+ u
2 M+ b2 C; J  p1 ~1 y/ }3 T# o( g8 j

" A0 T+ }4 U" Q0 k
* V  \2 z9 D0 V) {
作者: dzyhym@126.com    时间: 2015-4-21 11:38
设计注意事项

1 b0 @" w% }+ `; ]4 q" r" i
8 g) f4 T3 {5 Z4 A- ?2 E
1 Mark点距离印制板边缘必须≥5.0mm [0.200"](机器夹持PCB最小间距要求)，且必须在PCB板内而非在板边，并满足最小的  Mark点空旷度要求。
2 Mark点注意避让拼板vcut，不能被vcut所切。
3 Mark点旁边不能有字符，避免影响识别。
4 Mark点封装要设置keepout，避免布线时铺铜铺进去了。
5 有表贴器件的PCB 板对角至少有两个不对称基准点
6 板尺寸小于50*50mm，需要拼板，注意放置点。
1 [2 l; Q! t9 u& J, q( q, D) G
: G1 Q! }+ h0 J0 c$ d/ x

' X0 Y  S5 r" D+ g
, S" y4 t. z  X7 K6 j) Z( M& K
作者: 00750    时间: 2015-6-10 14:00
版主，请教一下，基准点距板边5mm以上，是指基准点的中心点？还是基准点的边缘？还是外侧保护环的边缘？$ z5 h' v& v2 B- |7 }
现在网上两种说法都有，有点晕了。
( B& O( e1 I) T
作者: dzyhym@126.com    时间: 2015-6-10 16:00
00750 发表于 2015-6-10 14:00
- `" U) M2 i) [1 U+ c版主，请教一下，基准点距板边5mm以上，是指基准点的中心点？还是基准点的边缘？还是外侧保护环的边缘？2 v3 H. U8 L/ l# b( p
...
& i" a- E* q# N' V8 r
基准点的边缘 这样想 如果以中心点 边缘肯定可以 如果以边缘则中心就不行了) J4 W- O5 M" H- f# |2 y& D
实际上有些smt工厂3mm也可以  主要看贴片机器的识别
7 @8 I& ~& y% n边缘和中心点相差不大 以边缘为准要安全很多（相当我们设计当中考虑电流=要放点设计余量一样一样的）
* X. D* t4 b: V% N
作者: 00750    时间: 2015-6-18 09:00
dzyhym@126.com 发表于 2015-6-10 16:00
+ ]$ p! m  Q, e+ @+ Y基准点的边缘 这样想 如果以中心点 边缘肯定可以 如果以边缘则中心就不行了
/ n( G4 l$ A5 ^" ]6 d; v3 E实际上有些smt工厂3mm也可以 ...

6 J. u* ?. h  Z7 ~* I0 w3 h5 e1 T我也是这样觉得的， 不过一些高密度板，本身板子就小，放下器件就已经很不容易了，这些定位点真的很难放。
* e1 B% q9 Z( x, ]3 q( S7 v另外，做拼板时，如果板子上面没办法放定位点是否可以放到工艺边上？但是放到工艺边上不也一样会被导轨挡住吗？
; u/ J. P! B4 _; C* I* w, s% h% F
作者: dzyhym@126.com    时间: 2015-6-18 13:04
00750 发表于 2015-6-18 09:006 e" e0 i0 m9 h( C, E6 p
我也是这样觉得的， 不过一些高密度板，本身板子就小，放下器件就已经很不容易了，这些定位点真的很难放 ...
  t3 c+ k8 @( h. n0 F# k
基本上没有什么板放不下光学点的，除非是非常高密度的手机板 - W4 s1 V5 Z; O3 w, A- @
或者非常小的板 器件特多 可以放工艺边上 相应工艺边就要放宽点 平常是5mm 现在就要8mm 光学点一样要离工艺边5mm# A' C: {8 r+ P- K1 z7 Q
作者: sushouchai@sina    时间: 2015-6-23 09:00
谢谢分享
作者: allanwang    时间: 2015-6-25 08:57
谢谢楼主分享！
作者: allegro小菜    时间: 2015-7-1 17:29
就算想问下 楼主 做封装的时候 你说的要注意 keepout 是说铜皮内圈还是整个封装铺 如图 我自己做的！这就不是很懂了  没做过 如果有详细步骤非常感谢！

QQ截图20150701172842.png (10.15 KB, 下载次数: 2)

QQ截图20150701172842.png
作者: dzyhym@126.com    时间: 2015-7-2 09:06
allegro小菜 发表于 2015-7-1 17:29* L8 v1 n# [1 `: X- I) z" N5 |
就算想问下 楼主 做封装的时候 你说的要注意 keepout 是说铜皮内圈还是整个封装铺 如图 我自己做的！这 ...

0 A- {! N: \+ f& t* Vkeepout主要避免布线时铜铺到里面，当然调字符时也要避免靠近。$ x8 w, f) @; s7 P# O% V0 A) ]
作者: allegro小菜    时间: 2015-7-2 09:22
dzyhym@126.com 发表于 2015-7-2 09:06+ H+ ^6 Q5 L+ |; R5 _
keepout主要避免布线时铜铺到里面，当然调字符时也要避免靠近。

4 D+ F* N  x6 C" ]! p1 s那我 上面做到可以吗？ 还是需要其他修改！
7 @6 K* R* J- F5 R* U6 m
作者: dzyhym@126.com    时间: 2015-7-2 10:45
allegro小菜 发表于 2015-7-2 09:22
; y) m) ~; c( g" y" J那我 上面做到可以吗？ 还是需要其他修改！

" x% k7 z' x$ z' ?" F' p看样子差不多 最好将库文件dra发上来 或者到封装版块咨询
. c8 Q, ?! s# ^* n4 m
作者: allegro小菜    时间: 2015-7-2 14:28
dzyhym@126.com 发表于 2015-7-2 10:45! J0 o) ]9 s( \
看样子差不多 最好将库文件dra发上来 或者到封装版块咨询
4 H5 _9 [' x& Z
我把封装发过来了 你看下  改好了 也上传  下 谢谢

MARK3.zip

11.48 KB, 下载次数: 8, 下载积分: 威望 -5

作者: dzyhym@126.com    时间: 2015-7-2 15:25
allegro小菜 发表于 2015-7-2 14:284 [$ U3 M3 G1 u* y7 G9 r2 B% S
我把封装发过来了 你看下  改好了 也上传  下 谢谢
& n2 l% [6 A) X! @1 n$ @
给个我们封装标准的参考 mark1r0.zip (7 KB, 下载次数: 32)
# ^6 ^7 t( F. }$ r6 @. Q
作者: allegro小菜    时间: 2015-7-2 16:58
dzyhym@126.com 发表于 2015-7-2 15:25
: p' z4 k, k5 @4 I4 O4 l给个我们封装标准的参考
( {! W* e6 m) D* ~
谢谢& D5 G/ f* h& c+ H% C) @% S
作者: allegro小菜    时间: 2015-7-3 14:24
dzyhym@126.com 发表于 2015-7-2 15:25
, `* Z" A) I) H7 b给个我们封装标准的参考

/ u4 _4 d; v. @$ \' r. O你是用什么版本的 我用16.3 打不开
( p* m, e3 P0 x
作者: dzyhym@126.com    时间: 2015-7-3 15:48
allegro小菜 发表于 2015-7-3 14:249 V$ Q5 y3 g* s
你是用什么版本的 我用16.3 打不开
9 S4 ^9 D6 e/ f; e! W9 Y1 D
没有注意版本 是16.6吧 现降为16.3了
  @+ _8 U4 g4 O  @# t8 r mark1r0-16.3.zip (7.08 KB, 下载次数: 9) & }  o0 a9 g& X5 Q% U$ ]/ K5 D% b
作者: allegro小菜    时间: 2015-7-6 09:23
dzyhym@126.com 发表于 2015-7-3 15:48
% q: E: g4 S8 s* g没有注意版本 是16.6吧 现降为16.3了

* u5 u: Y, n, P1 m. {, M谢谢！ 那你知道怎么做激光定位孔吗？: l# x! @& T. L  b
作者: shirly229    时间: 2015-8-25 16:21
谢谢，学习了，讲的真好
作者: xiaolong31624    时间: 2015-9-8 13:47
dzyhym@126.com 发表于 2015-7-3 15:48
$ O4 f  {, U  b& Y5 H$ q4 Q% q没有注意版本 是16.6吧 现降为16.3了
5 @9 H+ R1 U+ p, R) k1 s5 p' E9 @
请问一下，PLACE_BOUND的直径大小有什么要求？2 Z$ G% X6 W. j4 G( F
你做的是直径是四倍焊盘直径的四倍！, O) a7 R7 b( X9 P; t. w8 }+ Z
作者: dzyhym@126.com    时间: 2015-9-9 15:59
xiaolong31624 发表于 2015-9-8 13:47
3 g" V' y4 W% b( S+ P5 |请问一下，PLACE_BOUND的直径大小有什么要求？: t  G( m& Z3 ?; K; z
你做的是直径是四倍焊盘直径的四倍！
7 d7 y* x( ]+ o: ]
4倍可以了 主要是旁边不要有器件干扰 特别是调字符时候容易放到上面 （调字符时相应层未打开）
, \5 f/ K4 h; e1 t, _9 T$ v
作者: xiaolong31624    时间: 2015-9-9 16:21
dzyhym@126.com 发表于 2015-9-9 15:598 z7 {2 e7 c6 c: K+ R
4倍可以了 主要是旁边不要有器件干扰 特别是调字符时候容易放到上面 （调字符时相应层未打开）

% a, q5 ]+ H6 J, Y4 U  `2倍可不可以？2 |# i( c3 E4 N" }
作者: dzyhym@126.com    时间: 2015-9-9 16:34
xiaolong31624 发表于 2015-9-9 16:21
# C' f! T  E$ l! Q+ F2 O2倍可不可以？

! q4 d4 p6 ^, m9 A- i" t2倍的话，检查时候可能影响检查器件间距了，4倍是我们这边的标准，只要保证焊接能识别到它，几倍不是问题。
5 C. ?" O( r3 r3 v8 a
作者: xiaolong31624    时间: 2015-9-9 17:19
dzyhym@126.com 发表于 2015-9-9 16:34& J) W9 e+ v3 r+ `4 q7 E# i
2倍的话，检查时候可能影响检查器件间距了，4倍是我们这边的标准，只要保证焊接能识别到它，几倍不是问题 ...

3 Y5 }6 H4 h" m1 Z6 U2 x/ V! U  y非常感谢版主还有一个问题请教：在导出网表时报错，不知怎么修改7 g, C- P; }- I- G) t0 a1 d
{ Using PSTWRITER 16.5.0 p001Sep-09-2015 at 16:50:55 }
" J0 p* w% }3 ]. X$ g: k2 Y2 C#1 ERROR(ORCAP-36052): Value for property PCB Footprint contains carriage return for C2
% p' F# D7 J* L谢谢) u. c- M* _: a) X7 ^

. S% B9 d0 h6 {
4 }' F4 c/ m& _7 o
作者: dzyhym@126.com    时间: 2015-9-10 13:05
xiaolong31624 发表于 2015-9-9 17:19
# o3 _1 e  V2 l( Z' ]8 T非常感谢版主还有一个问题请教：在导出网表时报错，不知怎么修改* U1 `8 e$ t$ l$ [, j3 I1 a
{ Using PSTWRITER 16.5.0 p001Sep-09- ...

& a- @4 D$ Q4 M, L: W/ f, y3 D0 s; d看起来好像是封装问题 可以发到封装版块 最好附上文件
. y8 `- z& @2 ~  r0 j
作者: xiaolong31624    时间: 2015-9-11 10:08
dzyhym@126.com 发表于 2015-9-10 13:05
! [: f, |% M  j/ O2 {  C3 r/ Q看起来好像是封装问题 可以发到封装版块 最好附上文件
- Q# a0 _. A/ X6 N0 o
好的，谢谢你
+ J) Q# W5 V' A- U
作者: hhxb    时间: 2016-12-8 08:42
谢谢楼主分享



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2