EDA365电子工程师网

标题: allegro 16.6 导入网表,PSM/PAD/DRA文件齐全，仍然提示一下错误 [打印本页]
作者: fangxiaoyan    时间: 2015-4-15 20:49
标题: allegro 16.6 导入网表,PSM/PAD/DRA文件齐全，仍然提示一下错误
本帖最后由 fangxiaoyan 于 2015-4-16 20:34 编辑
4 D& G+ D' I* y" M
# K) L- x+ j  r7 ^/ J2 [如题，allegro  16.6 导入网表出错，调用别人的封装，错误信息如图1.
6 c2 [3 J9 `% z% p0 k; O. _* ~, z5 x: z( l
  提示封装的引脚缺失，共有10个元件的封装
& N9 c) n$ [4 v" h) E  f. [
, {# \3 z  O7 d5 l打开其中一个DRA文件，发现缺少引脚，如图2所示
+ H* m- U5 ^0 s$ E4 W' X
! U; i8 x! i, J% ?' }3 ?9 E
; w) |4 h* F; q这个封装文件在别人的电脑上可用，不缺引脚，而且PSM/PAD/DRA文件齐全，为啥调用过来出现这种错误？
3 k5 ~0 K; |% p/ G  }( `) K& A: X7 M; b6 J
' j; T( t& `7 Z' ~3 D. s
请问除了重画封装，补上引脚，有没有其他方法？. }7 K; ^2 g& M

DST导入网表报错.png (25.14 KB, 下载次数: 1)

1

1

DRA引脚缺失.jpg (55.36 KB, 下载次数: 0)

2

2
作者: fangxiaoyan    时间: 2015-4-16 20:32
没人知道么，还是问题太幼稚了？
作者: dzkcool    时间: 2015-4-17 09:26
dra文件里面要有焊盘才行。* O6 t% V9 g; _7 d) i' {
你从别人的板子上导出封装之前，把封装库路径(尤其是PadPath)设置到板子所在目录下，然后再导出封装。
作者: fangxiaoyan    时间: 2015-4-17 10:35
dzkcool 发表于 2015-4-17 09:26# H0 v* r2 k7 ^
dra文件里面要有焊盘才行。+ E& b; @& @! C$ u
你从别人的板子上导出封装之前，把封装库路径(尤其是PadPath)设置到板子所在目 ...
( x) x. I! Z* Y9 i$ g4 t1 v
同事直接发的封装文件。现在打算重新从同事的板子导出，再试下。
$ y! v3 q* q; h  }8 X6 x
作者: fangxiaoyan    时间: 2015-4-17 18:11
dzkcool 发表于 2015-4-17 09:26" F8 ^. r7 P* s: m# K2 ~/ U
dra文件里面要有焊盘才行。
- k! I7 M- z7 e8 ]9 E9 f% K$ M你从别人的板子上导出封装之前，把封装库路径(尤其是PadPath)设置到板子所在目 ...

0 Q" S7 F; o2 @/ G导出封装成功，可以看到FPC_10_0_5M  正常 ，图1.
. C; m# A. C1 M0 Q- p( N+ L
5 [# |& l' q6 U, c2 O. Y! N) s回看原理图这个元件，图2，图1和图2引脚一致，
- C; X" `! x2 C& A* @- G
) F" ~4 V' y9 d' G
" a) j' e0 V6 i8 I1 x# ~# h4 ^3 R但导入网表时提示[size=14.3999996185303px]FPC_10_0_5M[size=14.3999996185303px] 缺少引脚，图3( \, B3 }+ @, }  e0 d- A0 P
[size=14.3999996185303px]
8 g- N4 [$ \. @" o4 B
5 E7 a* s- w* z! u' E; ]% P4 Z[size=14.3999996185303px]7 K. A+ k1 f4 O' G: e
3 t  o7 ^% B! c1 e% J& h
[size=14.3999996185303px]编辑原理图的这个元件，并没有看'UART'脚。
1 S( G( R5 V  \6 I; V/ g' ^' ]6 r# z% {! ?) `( r0 E7 L
% `2 C3 f: C8 L" b; h& G% ]
封装重画，原理图这个元件重画，仍然有这个错误。
; X6 n5 Q9 J- \1 B' m( P* S
5 u  O  v& v' k9 z- `. c% g% t; ~6 N& T
求教！# s& K) W2 f$ v" U

导出封装FPC.png (7.49 KB, 下载次数: 0)

1

1

原理图FPC.png (21.46 KB, 下载次数: 0)

原理图FPC.png

NET错.png (16.01 KB, 下载次数: 0)

NET错.png
作者: dzkcool    时间: 2015-4-21 08:26
原理图上有其他元件用到FPC_10_0_5M这个封装吗？每个都要看下。
+ W5 n6 X- `$ o9 r5 m+ J如果没问题，把原理图和封装放上来看看吧。
作者: fangxiaoyan    时间: 2015-4-21 10:15
dzkcool 发表于 2015-4-21 08:26' P+ ]1 t# O2 P4 R$ T
原理图上有其他元件用到FPC_10_0_5M这个封装吗？每个都要看下。
: X3 L* N/ e3 @$ G/ @0 \如果没问题，把原理图和封装放上来看看吧 ...

7 y8 H! V! u8 s: d检查完毕，没有其他元件用到这个封装$ @  G$ `. ~2 P1 d/ A- a0 o, x$ Z

DEBUG_BOARD_0523P1.rar

30.08 KB, 下载次数: 6, 下载积分: 威望 -5

原理图

FT232.rar

19.47 KB, 下载次数: 5, 下载积分: 威望 -5

BRD文件

lib.rar

257.69 KB, 下载次数: 5, 下载积分: 威望 -5

库文件
作者: dzkcool    时间: 2015-4-21 13:05
fangxiaoyan 发表于 2015-4-21 10:15
! v4 i* V# ^3 |' ], ?- n- Z检查完毕，没有其他元件用到这个封装

" {& r7 y+ Z: Y1 p8 u+ A: `0 P我没做任何改动，只是导入了一下网表，没发现什么问题。
) V6 O% B# K! w/ E' h9 x- N$ t FT232-eda365.rar (43.18 KB, 下载次数: 2) 5 V. T& u/ c; M" O  G# l& K
作者: fangxiaoyan    时间: 2015-4-21 17:32
dzkcool 发表于 2015-4-21 13:05
' Z+ }/ d, B  Y& D& s我没做任何改动，只是导入了一下网表，没发现什么问题。
  |4 b0 M/ i  Z* ?3 k/ N
我这边生成网表无错，导入的时候提示上述ERROR 。以OTHER的方式导入，ERROR中涉及的3个PART不能放置到板框内，其他的元件可以放置。( u% v( V4 o: M& c' r& l4 w

# p( r# N/ R' @" K9 l8 _! ^& K跟生产网表/导入网表的设置有关么？6 T& ?1 P; U5 o0 P2 F
作者: dzkcool    时间: 2015-4-21 17:53
fangxiaoyan 发表于 2015-4-21 17:32
& S7 B( ?2 }7 T* `/ x8 S我这边生成网表无错，导入的时候提示上述ERROR 。以OTHER的方式导入，ERROR中涉及的3个PART不能放置到板 ...

* f) ^: o# t! c' C& c我直接用第一方导入，没任何问题。
4 b  ^1 v9 X3 t' k$ q1 q
作者: fangxiaoyan    时间: 2015-4-21 19:06
dzkcool 发表于 2015-4-21 17:53
* H+ _( H. r5 |/ f我直接用第一方导入，没任何问题。

% }2 G/ {( f0 O! D! i# U8 q那找不出问题的原因了。
+ Q* K* r, _4 v# `) c) \) I
作者: dzkcool    时间: 2015-4-21 19:08
fangxiaoyan 发表于 2015-4-21 19:06
1 L  ]" g; ^5 T那找不出问题的原因了。

6 n' j, [0 d; \' K你在我导入的PCB上再重新导入一下网表呢？/ B. F3 P9 ~: f. S; z* j2 o* G. i6 Y! k
作者: fangxiaoyan    时间: 2015-4-21 19:15
dzkcool 发表于 2015-4-21 19:08% t7 B& B7 D* R& D1 X( l! A
你在我导入的PCB上再重新导入一下网表呢？

, {- E) ^& W% ~0 x$ v" V需要先导出网表，再重新导入网表？
作者: dzkcool    时间: 2015-4-21 19:17
fangxiaoyan 发表于 2015-4-21 19:15" w1 y6 @5 K+ f/ n6 N
需要先导出网表，再重新导入网表？

( l5 x$ ~# M4 A# S3 C先从你的原理图中导出网表，再用我的brd导入网表。
+ l/ }; K# C; n
作者: fangxiaoyan    时间: 2015-4-21 19:21
dzkcool 发表于 2015-4-21 19:08
: P% I/ g" o7 M7 F8 y; T你在我导入的PCB上再重新导入一下网表呢？
! G: |( ?1 w( w" i0 s. Q$ O
导入的选项如图1，% U: x% t0 a3 s: T4 [( S
# U2 U9 B+ r$ @" L. C* t% i5 N
导入报错如图2，
( \: ^( Y; c8 ?8 g1 Q1 `( ~5 {

导入配置.png (55.33 KB, 下载次数: 0)

1

1

导入报错.png (23.8 KB, 下载次数: 0)

2

2
作者: fangxiaoyan    时间: 2015-4-21 19:24
dzkcool 发表于 2015-4-21 19:17
% Z) q  H" g; [( z先从你的原理图中导出网表，再用我的brd导入网表。

) T/ }* v) S3 J, I楼主，以第三方的方式导入你的PCB，OK./ ~9 n' \: j: [# A4 `3 X; K
作者: dzkcool    时间: 2015-4-21 19:53
fangxiaoyan 发表于 2015-4-21 19:21
2 H. L* n8 ?, i# a5 A导入的选项如图1，
8 W, R  V$ j1 G! w& ~; u  _$ e1 C9 R2 c8 e# l3 g6 I
导入报错如图2，

& J2 Z: f& B, b4 T) q+ F; D$ X太诡异了，我出的网表中根本就没有你截图的这个device信息。  I* X. |0 s) z. v' i. x0 }8 X
作者: fangxiaoyan    时间: 2015-4-21 20:15
dzkcool 发表于 2015-4-21 19:53
/ B1 H0 Q8 H9 p太诡异了，我出的网表中根本就没有你截图的这个device信息。
9 M- Z. o% y0 `0 G
楼主把网表发过来下，以第一方的方式导入看有没有变化
' \7 u6 b6 ]$ ?. C! ]
作者: dzkcool    时间: 2015-4-22 09:08
fangxiaoyan 发表于 2015-4-21 20:15- N) w* Y! l2 R2 V- u7 D
楼主把网表发过来下，以第一方的方式导入看有没有变化

1 m8 a7 I1 f# v( T9 u+ C这是我从原理图导出的第一方网表
2 ~; G5 c# P. k$ j9 }5 @
- I$ [0 _4 J+ O/ a allegro.rar (4.92 KB, 下载次数: 2) # M3 Q! O+ C# m/ Y
作者: fangxiaoyan    时间: 2015-4-22 09:35
dzkcool 发表于 2015-4-22 09:08
& z  a0 k2 b9 U7 d' ]这是我从原理图导出的第一方网表
5 K3 l/ O' F  e* u# q3 ~4 n/ I. L$ G
使用楼主的网表文件，正确导入。
作者: fangxiaoyan    时间: 2015-4-22 09:43
dzkcool 发表于 2015-4-22 09:08
+ H, h1 A* v% N这是我从原理图导出的第一方网表
/ R+ U* p# P  J( c# i: I0 x
现在是不是可以一个个排除   1.生成网表时的选项有关  2电脑的环境。pads 与allegro 可以共存啊。奇怪了。
0 f0 m' Z9 n, N' p; J/ d% g
作者: dzkcool    时间: 2015-4-22 10:37
fangxiaoyan 发表于 2015-4-22 09:43
$ s) T) j, {" H" f% k1 L! E现在是不是可以一个个排除   1.生成网表时的选项有关  2电脑的环境。pads 与allegro 可以共存啊。奇怪了 ...
$ O& U" S. Y# t9 V9 j
估计跟1、2有关。
8 M: h; M+ {+ g9 g5 S实在看不下去了，大哥，你才是楼主，不要老是称呼我是楼主* b% z3 @3 R. {* S3 D0 c
) N2 {4 \$ Y: X3 r0 E9 N, T7 s+ H/ B
作者: fangxiaoyan    时间: 2015-4-22 13:45
dzkcool 发表于 2015-4-22 10:37
6 @- T/ j, i& B' J估计跟1、2有关。
! ~4 t$ w$ F2 g$ q' P实在看不下去了，大哥，你才是楼主，不要老是称呼我是楼主

+ [$ ^1 K* `5 V1 f# \6 N0 y! {0 @恩，学习了。“楼主”是女子。刚毕业，做项目管理。不懂的很多，别见怪哈。
% N  j& x, q  e
作者: dzkcool    时间: 2015-4-22 14:27
fangxiaoyan 发表于 2015-4-22 13:454 H$ K  L5 ^6 s0 y; M5 P/ ]
恩，学习了。“楼主”是女子。刚毕业，做项目管理。不懂的很多，别见怪哈。
+ ^7 h/ O, O' l/ s# @/ D6 d
玩笑而已，别当真
8 Y  e& o! A) J6 X8 U. Q



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2