EDA365电子工程师网

标题: allegro 16.6 导入网表,PSM/PAD/DRA文件齐全，仍然提示一下错误 [打印本页]
作者: fangxiaoyan    时间: 2015-4-15 20:49
标题: allegro 16.6 导入网表,PSM/PAD/DRA文件齐全，仍然提示一下错误
本帖最后由 fangxiaoyan 于 2015-4-16 20:34 编辑 9 c+ Z  A6 h& e/ Y
0 }8 Z, N; X/ U
如题，allegro  16.6 导入网表出错，调用别人的封装，错误信息如图1.% D9 e" [2 B# M
2 q- q% Z2 {9 G" D0 c4 n6 T
  提示封装的引脚缺失，共有10个元件的封装
2 \6 G6 m- L6 f( i
+ X$ c  v$ h  x9 v0 J7 m3 A3 Q打开其中一个DRA文件，发现缺少引脚，如图2所示5 b3 m5 T+ B8 h# V, n
0 s2 x4 m1 R3 n. _( ?$ C  `6 N& E% d
2 M' J$ |. c9 l
这个封装文件在别人的电脑上可用，不缺引脚，而且PSM/PAD/DRA文件齐全，为啥调用过来出现这种错误？- H! p! J/ d: a$ {/ a

! W3 g% R  h, Y( L5 u* G
2 u- _# u) Y  }" M请问除了重画封装，补上引脚，有没有其他方法？
$ _% b" d# D7 N: i

DST导入网表报错.png (25.14 KB, 下载次数: 1)

1

1

DRA引脚缺失.jpg (55.36 KB, 下载次数: 0)

2

2
作者: fangxiaoyan    时间: 2015-4-16 20:32
没人知道么，还是问题太幼稚了？
作者: dzkcool    时间: 2015-4-17 09:26
dra文件里面要有焊盘才行。3 d: U% c3 c, z
你从别人的板子上导出封装之前，把封装库路径(尤其是PadPath)设置到板子所在目录下，然后再导出封装。
作者: fangxiaoyan    时间: 2015-4-17 10:35
dzkcool 发表于 2015-4-17 09:26
- n1 i1 ?8 Y3 [0 Z. o5 rdra文件里面要有焊盘才行。  |4 K1 u6 B( P: O% H4 z
你从别人的板子上导出封装之前，把封装库路径(尤其是PadPath)设置到板子所在目 ...

+ m& h3 o) u8 Q, r. g8 w同事直接发的封装文件。现在打算重新从同事的板子导出，再试下。$ `5 M- o7 J# |: T8 h8 W
作者: fangxiaoyan    时间: 2015-4-17 18:11
dzkcool 发表于 2015-4-17 09:268 k% [7 Z7 Q& _' v% s" A2 B8 T1 {! T
dra文件里面要有焊盘才行。0 f, s( L" j* \- i
你从别人的板子上导出封装之前，把封装库路径(尤其是PadPath)设置到板子所在目 ...

3 {+ s, |3 g. Y7 D+ N导出封装成功，可以看到FPC_10_0_5M  正常 ，图1.
% f% E! I5 s; q& l4 ?2 B) h: {- z9 n  r, d, p: Z
回看原理图这个元件，图2，图1和图2引脚一致，6 ^6 }% m; Q  L' k8 b

* P! E8 l7 Z0 e1 `2 U  P% A1 D% g
. t$ |. E9 o$ R# d- O/ q% Q$ l但导入网表时提示[size=14.3999996185303px]FPC_10_0_5M[size=14.3999996185303px] 缺少引脚，图3
* b/ P, V1 M2 h7 Z) }' R' M- U* N+ `[size=14.3999996185303px]
7 k  V( f7 D; `0 m# W" D+ [7 S0 K; c" d6 O
[size=14.3999996185303px]
# ?. h! e5 h. @8 ^% `" \0 b6 \' T; C7 q
[size=14.3999996185303px]编辑原理图的这个元件，并没有看'UART'脚。
" m2 x5 R- r' R+ t, Q2 p4 Z
2 I8 Q& g6 M  i7 ^7 b3 m% V
" Y: n4 X/ `2 d1 a封装重画，原理图这个元件重画，仍然有这个错误。
. |7 G4 ~# ?0 g9 c
3 T  D3 ~7 N  b! Y4 A, V+ a: \8 ^3 L+ T- H/ \, c5 N. @
求教！5 L, ^# c2 l+ E4 R1 A

导出封装FPC.png (7.49 KB, 下载次数: 0)

1

1

原理图FPC.png (21.46 KB, 下载次数: 0)

原理图FPC.png

NET错.png (16.01 KB, 下载次数: 0)

NET错.png
作者: dzkcool    时间: 2015-4-21 08:26
原理图上有其他元件用到FPC_10_0_5M这个封装吗？每个都要看下。1 U$ V; V! A! o' D7 V; m7 O
如果没问题，把原理图和封装放上来看看吧。
作者: fangxiaoyan    时间: 2015-4-21 10:15
dzkcool 发表于 2015-4-21 08:26
4 s+ b' r3 ^9 q原理图上有其他元件用到FPC_10_0_5M这个封装吗？每个都要看下。; U( j8 z( s& P+ s$ r8 ]2 o
如果没问题，把原理图和封装放上来看看吧 ...

2 q; C5 P  y1 a/ b$ w检查完毕，没有其他元件用到这个封装6 h; L  k  o2 m( a2 w* k6 S

DEBUG_BOARD_0523P1.rar

30.08 KB, 下载次数: 6, 下载积分: 威望 -5

原理图

FT232.rar

19.47 KB, 下载次数: 5, 下载积分: 威望 -5

BRD文件

lib.rar

257.69 KB, 下载次数: 5, 下载积分: 威望 -5

库文件
作者: dzkcool    时间: 2015-4-21 13:05
fangxiaoyan 发表于 2015-4-21 10:15
9 [& z8 ?# a7 B7 j/ k7 w检查完毕，没有其他元件用到这个封装
$ m. o7 H$ _3 [% c
我没做任何改动，只是导入了一下网表，没发现什么问题。) Q7 Y" e* x) M# C& ]4 v
FT232-eda365.rar (43.18 KB, 下载次数: 2)
4 Z, }" u7 }3 M, Z/ U- ]
作者: fangxiaoyan    时间: 2015-4-21 17:32
dzkcool 发表于 2015-4-21 13:05
# Z6 [) }4 ]. L我没做任何改动，只是导入了一下网表，没发现什么问题。
8 \; ~2 _3 d/ a3 s) F7 ?( p
我这边生成网表无错，导入的时候提示上述ERROR 。以OTHER的方式导入，ERROR中涉及的3个PART不能放置到板框内，其他的元件可以放置。/ z1 x# h! G5 E

, q* y2 w$ x5 b- j( b跟生产网表/导入网表的设置有关么？
5 g2 w2 b& G2 _$ H2 Q
作者: dzkcool    时间: 2015-4-21 17:53
fangxiaoyan 发表于 2015-4-21 17:32
, u( c) Z. e" P$ P6 j我这边生成网表无错，导入的时候提示上述ERROR 。以OTHER的方式导入，ERROR中涉及的3个PART不能放置到板 ...

; k) g1 x' w$ e5 m4 H$ a我直接用第一方导入，没任何问题。
4 ^% e) j2 m! n7 \5 n
作者: fangxiaoyan    时间: 2015-4-21 19:06
dzkcool 发表于 2015-4-21 17:534 X& b7 f" Y/ t# Z7 P, D3 L
我直接用第一方导入，没任何问题。

2 K3 E0 |1 L; u. {( {& Y' K. c那找不出问题的原因了。3 b. \8 c2 K% G* a. Y5 q1 B( c
作者: dzkcool    时间: 2015-4-21 19:08
fangxiaoyan 发表于 2015-4-21 19:061 J$ O  ?3 A$ }) ~0 B" e
那找不出问题的原因了。
1 F* `+ }/ I, P+ A1 [% a" i0 I
你在我导入的PCB上再重新导入一下网表呢？
& o$ J% G; T: `3 p2 A+ I
作者: fangxiaoyan    时间: 2015-4-21 19:15
dzkcool 发表于 2015-4-21 19:08
" V& X8 j  B" {7 E( ?你在我导入的PCB上再重新导入一下网表呢？

& A9 Y1 @: p/ b& A' K# h, n需要先导出网表，再重新导入网表？
作者: dzkcool    时间: 2015-4-21 19:17
fangxiaoyan 发表于 2015-4-21 19:15
! t% v/ T4 |0 o需要先导出网表，再重新导入网表？

" W# k, Y* i% d) Y! U8 w' F先从你的原理图中导出网表，再用我的brd导入网表。
+ \8 |, {% p$ S5 t2 i5 s, |
作者: fangxiaoyan    时间: 2015-4-21 19:21
dzkcool 发表于 2015-4-21 19:080 N( x  J/ i/ x$ v" N' U" t1 ~
你在我导入的PCB上再重新导入一下网表呢？

0 d3 a+ @8 R3 K2 L+ E! k导入的选项如图1，
% p" x% y9 E& T/ d. M, ~9 I& h# I; I2 a9 e, A
导入报错如图2，! ~8 `: E; d; f8 R1 }

导入配置.png (55.33 KB, 下载次数: 0)

1

1

导入报错.png (23.8 KB, 下载次数: 0)

2

2
作者: fangxiaoyan    时间: 2015-4-21 19:24
dzkcool 发表于 2015-4-21 19:17
5 ?! ^& \& j0 {6 z! y9 _  z先从你的原理图中导出网表，再用我的brd导入网表。

* ^0 M) m: J' j8 z( t楼主，以第三方的方式导入你的PCB，OK.
% ]! F) O  W- Q+ }  l. D) u) i' l
作者: dzkcool    时间: 2015-4-21 19:53
fangxiaoyan 发表于 2015-4-21 19:21& a" b% G7 F. I
导入的选项如图1，  N# v: [* p" o( o& }' f
# R  X9 l4 ~$ H3 I
导入报错如图2，

2 Z  D4 E( l! k8 |, ^- |太诡异了，我出的网表中根本就没有你截图的这个device信息。) b' K2 T  y- w
作者: fangxiaoyan    时间: 2015-4-21 20:15
dzkcool 发表于 2015-4-21 19:53
* e# _) w; I7 R$ q+ q4 K1 _太诡异了，我出的网表中根本就没有你截图的这个device信息。
& R3 @% v$ z  d7 k" s
楼主把网表发过来下，以第一方的方式导入看有没有变化- H/ U& |  w1 d$ A
作者: dzkcool    时间: 2015-4-22 09:08
fangxiaoyan 发表于 2015-4-21 20:150 Y, M) f/ V( J' \
楼主把网表发过来下，以第一方的方式导入看有没有变化

: B. E8 [  @1 d/ Z2 h这是我从原理图导出的第一方网表" I! F, M5 Y/ g6 W3 L% U* ]
# a- z0 Q, W5 R8 R7 Q
allegro.rar (4.92 KB, 下载次数: 2)
# k1 J4 f6 E6 M! g$ ^6 @: j
作者: fangxiaoyan    时间: 2015-4-22 09:35
dzkcool 发表于 2015-4-22 09:08
5 t) H# g  o8 W; V& h! z这是我从原理图导出的第一方网表
6 D0 J+ j0 o! G% o& G
使用楼主的网表文件，正确导入。
作者: fangxiaoyan    时间: 2015-4-22 09:43
dzkcool 发表于 2015-4-22 09:08; W1 G4 e2 Y' a  V
这是我从原理图导出的第一方网表
+ c5 l7 c# ~8 p4 t) k- J
现在是不是可以一个个排除   1.生成网表时的选项有关  2电脑的环境。pads 与allegro 可以共存啊。奇怪了。" b/ L- f# n5 N
作者: dzkcool    时间: 2015-4-22 10:37
fangxiaoyan 发表于 2015-4-22 09:43* h4 b. x6 v4 L3 ?, G
现在是不是可以一个个排除   1.生成网表时的选项有关  2电脑的环境。pads 与allegro 可以共存啊。奇怪了 ...
* f: a4 W3 t' {' X  o  o
估计跟1、2有关。7 `# w* r) D2 i' w% r1 I! D' @
实在看不下去了，大哥，你才是楼主，不要老是称呼我是楼主
# T$ @* o; j) S6 D
. E5 a% x& D' i4 s: b' H
作者: fangxiaoyan    时间: 2015-4-22 13:45
dzkcool 发表于 2015-4-22 10:379 F! i* X7 S/ R1 @8 l: B
估计跟1、2有关。
: l1 q) p; j! k) S; D实在看不下去了，大哥，你才是楼主，不要老是称呼我是楼主
6 {% C- _! V! j' L9 a, n, v6 l7 l5 ]
恩，学习了。“楼主”是女子。刚毕业，做项目管理。不懂的很多，别见怪哈。0 g* b% u, W3 A/ a& {9 ]5 Z/ y, c
作者: dzkcool    时间: 2015-4-22 14:27
fangxiaoyan 发表于 2015-4-22 13:45
; W& e6 v; `! k8 M9 N" l恩，学习了。“楼主”是女子。刚毕业，做项目管理。不懂的很多，别见怪哈。

4 j# K! G3 T  e0 _, |: l% |8 X玩笑而已，别当真" j1 n* X3 m. z% V; R; u




欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2