EDA365电子工程师网

标题: 求大神指点DDR3的DQS问题 [打印本页]
作者: 雪狼007    时间: 2015-4-13 16:49
标题: 求大神指点DDR3的DQS问题
本帖最后由 雪狼007 于 2015-4-13 16:56 编辑 $ P  Y7 G7 S9 Q  M$ M; b
8 K; G% }3 o5 m% N' E6 Y: b
在读数据时，DDR生成DQS向CPU发送，以高低电平的中点为触发点，上下沿为分割点
0 g9 B* ~1 L& |9 q, w" h1 j0 C在写数据时，CPU生成DQS向DDR发送，以上下沿为触发点，高低电平的中点的分割点( T( d+ w5 j! f1 [: f  T: u
这二句应该怎么理解呢？第一句到时可以理解，因为数据和DQS同步生成，且与时钟同步。
( |# j- ?3 i$ O, {第二句就理解不了，觉得CPU怎么确定生成DQS的时间呢，生成的DQS和时钟同步吗
5 [, d$ A7 }8 Z  K还有理解不了源同步的意思，求大神通俗明白的讲解。
' G8 I; Q' n) w" C4 v
作者: shark4685    时间: 2015-4-13 16:54
问题呢？007
作者: cousins    时间: 2015-4-13 16:55
不管是读还是写，数据建立是以AC门限，数据保持是以DC门限来触发。% j9 q5 j0 B; g2 z( O. d# I: D
你所说的是理想的分析，不是实际测试的结果，也不是ddr寄存器建立保持的时间。
作者: cousins    时间: 2015-4-13 17:06
同一个DQ触发器发出同步信号，DQS经过delay line与DQ构成触发，就是源同步。
0 N* F7 v+ M: ^% R) i- d当然实际设计过程中DQ，DQS都可以做delay，只要满足DQS触发给与足够的建立保持时间就可以。( ~' ?8 Z* m$ D) o( V/ m; A  q
DQS与时钟在源触发器的地方是同步的。
作者: 雪狼007    时间: 2015-4-13 17:09
shark4685 发表于 2015-4-13 16:54
7 K7 ~! k/ A$ M0 \4 C* Z问题呢？007

$ }, m$ z- ^! r8 `5 a2 u不好意思，刚才没写好就失误发表了
0 x+ Q% m% ?# {' G
作者: 雪狼007    时间: 2015-4-14 12:42
cousins 发表于 2015-4-13 17:062 \3 F' G! l! \; t8 A% Z& {: u
同一个DQ触发器发出同步信号，DQS经过delay line与DQ构成触发，就是源同步。# ]9 B' d, [4 [) ?; j, x6 e
当然实际设计过程中DQ，DQS都 ...
+ _9 X+ Z3 G; }+ x8 G. `$ ]& t5 {
我现在是理解到CPU读DDR了，可不可以把CPU写DDR看成DDR向CPU读呢，只不过不是DDR启动提出来的DQS还是向数据，时钟同步生成的，只不过到了DDR的时候，由于走线长度等原因不同步了呢？7 e; G$ A8 P: Y/ t
作者: 雪狼007    时间: 2015-4-15 11:56
cousins 发表于 2015-4-13 17:06
% P8 M/ z* H6 }' g) r同一个DQ触发器发出同步信号，DQS经过delay line与DQ构成触发，就是源同步。2 e# T% P, V* G! w6 j
当然实际设计过程中DQ，DQS都 ...

# T+ q( f3 S  g: ]$ ~9 A呵呵，以前没做过高速数字电路，大神的话理解不到塞，努力百度了一个，终于明白了, g" m7 e" }7 J" X

系统时序基础理论.pdf

370.8 KB, 下载次数: 28, 下载积分: 威望 -5

作者: 雪狼007    时间: 2015-4-15 12:01
百度到的，换个理解方式，哈哈，终于理解了
$ Q% Q; [2 e" r3 y# f9 O9 X( `% B1.对于Command和Address由clock的上升沿对数据进行采样，数据方向为Memory
7 `( c6 r: k3 h# econtroller-〉Memory# n  I- ?* t  {
2.对于Data (DQ)由DQS采用源同步的方式同时在上升沿和下降沿对数据进行采样 ，
  L! W3 ~: F; A9 D6 `即当Write命令时 数据方向为Memory controller-〉Memory Module，DQS相对于DQ为% ~$ d1 K2 L! X, h2 B& [
center align，当Read命令时数据方向为Memory Module -〉Memory controller， DQS相对
4 V7 l" N. q. }: w于DQ为edge align，在Memory controller端会对DQS或者DQ作一个90度的相位偏移。
$ t9 Y+ m+ Y8 l  T7 L1 \6 G* k$ s' ~- \, n6 v: W5 p5 N% T) D; S
作者: ang629    时间: 2015-5-21 08:01
楼主好资料。下来学习一下



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2