EDA365电子工程师网
标题: DDR4详解....各种技术参数 [打印本页]
作者: shark4685 时间: 2015-4-13 14:29
标题: DDR4详解....各种技术参数
第二波,DDR4详解....各种技术参数 ,有没有人顶!
9 l- e# r/ O$ ?* B) r
作者: shark4685 时间: 2015-4-13 14:37
NO1:查背景( G+ i6 M+ h) Q; T) _7 ?, b
0 w& v! d$ a! H: d
第四代双倍数据率同步动态随机存取存储器
G! Q! P, d0 `2 g% w' m2 n& w* j+ @* C, v5 g2 N/ [
(英文:Double-Data-Rate Fourth Generation Synchronous Dynamic Random Access Memory,简称为DDR4 SDRAM),1 M" ^+ v( c& h2 D% f& Q) x0 @
3 A+ j" D7 j" d6 |& i. Y是一种高带宽的电脑存储器规格。它属于SDRAM家族的存储器产品,是自1970年DRAM开始使用以来,
* |# }1 b$ `4 W/ }
6 n! Q3 ^1 B& Y [3 ^0 e7 R现时最新的存储器规格,旨在全面取代旧有的存储器规格.8 D2 a% A0 y) c0 u8 R
作者: wsn2010 时间: 2015-4-13 14:53
顶!
作者: dzkcool 时间: 2015-4-13 16:18
必须顶
作者: cousins 时间: 2015-4-13 16:20
这个要顶,DDR4要学习下。
作者: dainy 时间: 2015-4-13 21:07
支持
作者: 菩提老树 时间: 2015-4-13 23:11
老板,这DDR4的参数非常多呀,比如POD电压,电压比以前更低,仅仅只有1.2V,后续发展会更低;DDR4增加了一组VPP电源;电源实现了动态管理,功耗更低;信号速率更高啦,达到了3.2Gbps,后续会有6.4Gbps;比如prefetch的周期,比如RTT变得更加的多咯,有34,40,48,60,80,120,240;比如增加了DBI信号;比如DDR4的仿真,会比以前简单一些啦;。。。。。。省略1W字
作者: shark4685 时间: 2015-4-14 08:57
2 H8 z8 z! o$ J5 I$ f: a
准备慢慢写。
9 H8 u% ?$ l, k6 L
作者: nishiyufrank 时间: 2015-4-14 09:16
恳请赐教
作者: JOBS 时间: 2015-4-14 11:02
楼主的DDR4来啦!!顶楼主。加油!
作者: 啤酒花 时间: 2015-4-14 11:12
楼主 不要停啊 不要停
作者: Xuxingfu 时间: 2015-4-14 11:45
科普贴,盖楼。。
作者: shark4685 时间: 2015-4-14 15:51
本帖最后由 shark4685 于 2015-4-14 15:54 编辑 3 a$ P( j* _ c }
: `7 K2 t! l: W! q& p0 o! r6 U l' zNO 2 处理器的升级
0 f& M. K0 K0 c: |+ i. S5 d {- v
# Y: i' F ^% x# A
6 C: g0 J! ]" C; S1 U1 j+ W% r2 o/ X
i7 Haswell-E架构图解: W/ G& E" Y- v0 S+ j
每次内存升级换代时,必须支持的就是处理器。Haswell-E平台的内存同IVB-E/SNB-E一样为四通道设计,% `7 x- w9 k# b% s3 P
0 P0 E* l. s8 ?" _3 _$ RDDR4内存频率原生支持2133MHz,这相较IVB-E的DDR3原生1866MHz,起始频率有不小的提升。Haswell-E
) h) y0 j) C7 ?, B1 c' W3 R1 R5 a t6 m# y' ]0 C# K
作为新的旗舰提升最大两点一个是6核升级8核,另一点是对DDR4的支持。上市初期整体成本相当高,3 i' j' G4 B/ g* n" j& d
! @' C% ]- K# y7 ~$ S3 _并且不会同时支持DDR3和DDR4内存,所以增加了DDR4普及的门槛。. K6 h; t" `8 w& Y: T# j" O9 B
6 x* t2 e( e1 R5 D# C
& D9 @9 a8 m7 ~3 `" I) `
作者: willyeing 时间: 2015-4-14 15:53
顶顶顶版主
作者: shark4685 时间: 2015-4-15 09:34
NO 3 DDR4 的速率
@( \: p4 m" H$ L 5 v: B/ ]3 P9 w$ P
DDR4-1600 MT/s
! o& [, F+ p2 `) U! JDDR4-1866 MT/s, S; t" H1 y7 f
DDR4-2133 MT/s6 b3 y+ N$ J4 M! ~( S4 c" |
DDR4-2400 MT/s/ p8 r6 @: ^! U1 H
DDR4-2666 MT/s" @) R" `" I/ G4 O$ {' _4 m* m0 j
DDR4-3200 MT/s
8 e( r/ `4 o& u0 u$ }
4 X6 w) H; c; d2 l4 w" X6 t科学点以后都用MT/s的单位了。拿常见的
! w7 ? X3 E) JDDR4-2133 来说,每根数据信号线,现在每秒传输的数据约为2.133 Gbps,
; R% Z' o8 L' w2 ~5 V0 [换算成常见的带宽是266MB/s,DQS,CLK的频率就到1.3Ghz
' z/ o0 }- U' a+ \
+ @' M7 }" ]: G# m) ], } s
作者: 红孩儿 时间: 2015-4-15 09:51
刚学完DDR3,现在来学DDR4啦,楼主加油。
作者: jj9981 时间: 2015-4-15 14:25
楼主真是个好淫
作者: shark4685 时间: 2015-4-16 14:04
NO 4 DDR4 封装1 \+ k! _: y' `4 k/ I& t( f" n
; k( C5 Y: O: j5 A; K6 W( o
6 N$ i( ~ X2 X( |DDR4在使用了3DS堆叠封装技术后,单条内存的容量最大可以达到目前产品的8倍之多。
( V E0 }, Y- b5 g; k" ~! P% P3 ]举例来说,目前常见的大容量内存单条容量为8GB(单颗芯片512MB,共16颗),而DDR4则完全可以达到64GB,甚至128GB。
+ w4 S( V( O# @' ~& g T9 }+ H2 U& J" c% ~1 P! ~
& I) N4 q& F+ g6 @! K) U( g
& g x3 N% F" o$ U% f& H
3DS堆叠封装技术 x# z/ I/ T' h$ s
" J8 V6 V7 J5 J' P7 A& z
2 ~1 k2 a4 o/ g$ C8 n9 Z6 e0 c4 z/ f
/ d5 f K$ ~: x& d2 U" j
! ]" r7 o, ^6 s. k( \! T
) I& w! m+ \& d
) T# F9 I' y% b9 `3 {% I
* m! i: ?' U' P+ R. x3 I, p. @
作者: shark4685 时间: 2015-4-16 14:11
本帖最后由 shark4685 于 2015-4-16 14:14 编辑 * t+ R/ Q# y* L! S9 m
9 _6 R+ K+ ]( W& ~- ENO5 DDR4 内存条分类及外形; c3 L4 G; j! S: C1 p3 z1 S3 E B
- Y- Y5 s P$ r! i+ i e+ c* V; O$ Q) n
- n H3 A& X6 L8 b6 m
0 L- r0 f' |$ B4 B2 m @
DDR4内存金手指变的弯曲了,并没有沿着直线设计,这究竟是为什么呢?
9 k2 F3 v( G* O8 n" m! ? w一直一来,平直的内存金手指插入内存插槽后,受到的摩擦力较大,因此内存存在难以拔出和难以插入的情况,为了解决这个问题,DDR4将内存下部设计为中间稍突出、边缘收矮的形状。在中央的高点和两端的低点以平滑曲线过渡。这样的设计既可以保证DDR4内存的金手指和内存插槽触点有足够的接触面,信号传输确保信号稳定的同时,让中间凸起的部分和内存插槽产生足够的摩擦力稳定内存。 ' c8 G# \0 t# G
但本版主认为:其实是为了更好的信号完整性 & o: G( e" l0 r3 y2 S* M
接口位置同时也发生了改变,金手指中间的“缺口”位置相比DDR3更为靠近中央。在金手指触点数量方面,普通DDR4内存有284个,而DDR3则是240个,每一个触点的间距从1mm缩减到0.85mm。 ( M! \& @0 l0 g0 o9 r& f1 T
流线型金手指
0 X; C4 h5 o" y B8 [& @6 I0 E* ` DDR3 & 4 |
8 W$ ]7 @% R6 R& V) G
作者: JOBS 时间: 2015-4-16 14:34
4 f% ]: o; H# n给楼主加油,膜拜楼主。。。# G6 g1 s. w3 T1 n
作者: cool001 时间: 2015-4-16 14:44
好贴,很赞
作者: pjh02032121 时间: 2015-4-16 14:52
楼主坚持、坚持、再坚持啊
作者: shark4685 时间: 2015-4-17 10:23
本帖最后由 shark4685 于 2015-4-17 10:27 编辑 ' F( j& M0 [+ x* p( k# R
6 y+ Q8 L# ] y' HNO 6 关于DDR4的电压
0 d$ L) f# y; r" e6 X5 Q8 r( o9 t3 z9 ^8 n
DDR4 不仅采用3DS的封装形式,而且都是采用的20nm以下的工艺来制造的。2 f" {2 @4 v7 u/ m& o/ p/ ]
f* O# o2 M6 a" Y# ^5 O# w/ x! [电压从DDR3的1.5V降低至DDR4的1.2V,动态范围是1.05--1.2V.
9 Y9 |0 j# c: i0 n$ W h. D' x
$ t b( X; H9 X1 `4 \0 g) E4 N3 K移动版本的SO-DIMM DDR4的电压还会更低。
4 a& e/ O$ i' a1 ^. u3 x8 r' k T* {5 W7 i o
9 I0 M( @7 w9 u6 b; W( K
3 @$ ` F7 E" F- ^( ]
作者: shark4685 时间: 2015-4-17 10:31
但是由于DDR4的最大电流值仅和DDR3相当。2 F0 W5 b1 _1 v
3 M( y3 n' ?# H* s# ~$ r
对于服务器市场,还需要提供Banks切换特性,所以使得服务器用DDR4存储器
& s$ U: T- B8 N$ n$ Z2 Y) k, M, v- C R3 U* p+ |
与桌面版本的DDR4存储器从物理层面上就无法互用。
/ Q1 ]7 ?2 F+ K. t8 R4 k3 e! M" H# Z, _5 t) J' X' N
对与服务器供应商来说,有可能是一个巨大的市场哦。
作者: zxb0403 时间: 2015-4-18 17:27
支持
作者: wdc 时间: 2015-4-20 11:18
数据信号线单端的还是差分的?
作者: shark4685 时间: 2015-4-20 11:24
' p% k3 m7 X5 t% j并行总线,必须单端的。。! j: Z" J# Y$ a& F7 `4 u( \
作者: shark4685 时间: 2015-4-21 22:24
请假2天再接着写。。。
作者: jhh610528 时间: 2015-4-22 20:49
支持
作者: 红孩儿 时间: 2015-4-28 15:41
楼主最近好像比较忙。。
作者: xierjlove77 时间: 2015-4-28 18:26
好贴,好贴!顶你上天1

作者: jj9981 时间: 2015-4-30 09:36
6 ~ _8 `, e, M) {& [6 |- ?学习的路过
作者: inter211 时间: 2015-5-4 16:20
好文,顶起
作者: inter211 时间: 2015-5-5 09:03
楼主继续更新啊
作者: xyd20405 时间: 2015-5-5 12:05
前来学习~
作者: 阿斯兰 时间: 2015-5-5 14:34
顶上去~~~~
作者: 张湘岳 时间: 2015-5-5 14:46
好文,前来学习。
作者: shark4685 时间: 2015-5-5 14:59
本帖最后由 shark4685 于 2015-5-5 15:24 编辑
. p1 f, |1 t& q |, x9 z* E
* [/ X' l" S4 u5 P0 b) h* [频率和带宽巨大提升 $ j9 |4 ?, o8 A: S! `' r$ W' D
使用Bank Group架构
W1 j1 d1 M; C% \- e$ J + ~: b( w1 P) D7 G" C
, {/ p3 }) g' z# e1 X( QDDR4最重要的使命当然是提高频率和带宽。DDR4内存的每个针脚都可以提供2Gbps(256MB/s)的带宽,DDR4-3200那就是51.2GB/s,比之DDR3-1866高出了超过70%。在DDR在发展的过程中,一直都以增加数据预取值为主要的性能提升手段。但到了DDR4时代,数据预取的增加变得更为困难,所以推出了Bank Group的设计。
Bank Group架构又是怎样的情况?
具体来说就是每个Bank Group可以独立读写数据,这样一来内部的数据吞吐量大幅度提升,可以同时读取大量的数据,内存的等效频率在这种设置下也得到巨大的提升。DDR4架构上采用了8n预取的Bank Group分组,包括使用两个或者四个可选择的Bank Group分组,这将使得DDR4内存的每个Bank Group分组都有独立的激活、读取、写入和刷新操作,从而改进内存的整体效率和带宽。如此一来如果内存内部设计了两个独立的Bank Group,相当于每次操作16bit的数据,变相地将内存预取值提高到了16n,如果是四个独立的Bank Group,则变相的预取值提高到了32n。
如果说Bank Group是DDR 4内存带宽提升的关键技术的话,那么点对点总线则是DDR4整个存储系统的关键性设计,对于DDR3内存来说,目前数据读取访问的机制是双向传输。而在DDR4内存中,访问机制已经改为了点对点技术,这是DDR4整个存储系统的关键性设计。
) b4 p6 b, ?# \4 @; s. u5 e在DDR3内存上,内存和内存控制器之间的连接采用是通过多点分支总线来实现。这种总线允许在一个接口上挂接许多同样规格的芯片。我们都知道目前主板上往往为双通道设计四根内存插槽,但每个通道在物理结构上只允许扩展更大容量。这种设计的特点就是当数据传输量一旦超过通道的承载能力,无论你怎么增加内存容量,性能都不见的提升多少。这种设计就好比在一条主管道可以有多个注水管,但受制于主管道的大小,即便你可以增加注水管来提升容量,但总的送水率并没有提升。因此在这种情况下可能2GB增加到4GB你会感觉性能提升明显,但是再继续盲目增加容量并没有什么意义了,所以多点分支总线的好处是扩展内存更容易,但却浪费了内存的位宽。
因此,DDR4抛弃了这样的设计,转而采用点对点总线:内存控制器每通道只能支持唯一的一根内存。相比多点分支总线,点对点相当于一条主管道只对应一个注水管,这样设计的好处可以大大简化内存模块的设计、更容易达到更高的频率。不过,点对点设计的问题也同样明显:一个重要因素是点对点总线每通道只能支持一根内存,因此如果DDR4内存单条容量不足的话,将很难有效提升系统的内存总量。当然,这难不道开发者,3DS封装技术就是扩增DDR4容量的关键技术。
$ Y7 O- a0 e2 g {
作者: lost2013a 时间: 2015-5-7 16:22
学习
作者: 我wo 时间: 2015-5-11 13:45
支持
作者: 红孩儿 时间: 2015-5-12 16:00
顶楼主,加油,持续关注。。
作者: heroguangtou 时间: 2015-5-17 16:09
必须顶
作者: shmidly 时间: 2015-5-18 14:06
学习了楼主好人
作者: ecoren 时间: 2015-5-18 14:48
来顶,,,,,
作者: kuochiang 时间: 2015-5-20 08:51
感謝分享~~
作者: alex-pcb 时间: 2015-6-9 17:33
必须顶
作者: nmq2006 时间: 2015-6-10 08:38
严重支持版主!!!!!!!
作者: laohuang868 时间: 2015-6-10 17:20
在哪里呀!顶...
作者: qilinwang66 时间: 2015-6-12 17:26
好文,顶起
作者: sunshan 时间: 2015-6-18 19:05
必须顶啊
作者: shanghai6668 时间: 2015-6-30 13:58
在哪里
作者: shanghai6668 时间: 2015-6-30 13:59
' G7 O1 o' P( L; @% H- v& q什么情况
作者: tangxuena 时间: 2015-7-9 11:19
支持!
作者: victorqzc 时间: 2015-7-17 15:23
必须顶
作者: ade-0902 时间: 2015-7-20 15:38
顶!
作者: dzkcool 时间: 2015-7-21 09:43
3 i$ [* O. j! _ I$ r2.133Gbps速率对应的频率不应该是1.066Ghz吗?
5 Z+ T# H* E2 H) Y
作者: shark4685 时间: 2015-7-21 10:08
0 t- A/ t+ J9 ^: h, y' z& c& K
是的、
! I3 v/ T. c. J, |3 B
作者: ljzyhjbfwh 时间: 2015-7-29 14:13
顶起,怎么看不到啊0 U+ R0 T7 R) t& x- z
作者: 350088237 时间: 2015-8-17 09:52
详解DBI功能和POD电压哈!
作者: linqianwei 时间: 2015-8-17 19:00
顶顶顶 狂顶
作者: 阿斯兰 时间: 2015-8-17 19:25
很好,顶你
作者: fmorcm 时间: 2015-8-24 18:55
多谢分享
作者: l888888h 时间: 2015-8-25 19:37
我也顶
作者: 小旺YZ 时间: 2015-8-26 16:36
好东西,顶
作者: egomehoho 时间: 2015-9-1 09:02
恳请赐教
作者: xyy_zhong 时间: 2015-9-12 09:57
关注中。
作者: cason 时间: 2015-10-21 14:15
谢分享,正需要这方面的知识
作者: meng110928 时间: 2015-10-23 14:17
支持!
作者: hapcat 时间: 2015-11-22 15:31
看看拉,应噶发现
作者: pippodai 时间: 2016-1-12 16:24
顶!d=====( ̄▽ ̄*)b
作者: zdfgh154 时间: 2016-1-13 16:26
# `; w9 q0 w" s8 I
DDR4的1.2V和2.5V的动态功耗在什么范围呢?这2个电压有无明确的时序要求呢, T. K* x/ Q5 {! O; K
作者: Sunponpon 时间: 2016-1-13 16:40
版主好厲害!!~
作者: guagua_107 时间: 2016-1-27 14:52
kankan,xuexi
作者: ccnow 时间: 2016-2-3 17:18
楼主继续啊,持续关注
作者: xtfnstx 时间: 2016-2-5 10:54
学习了
作者: wsdgh 时间: 2016-2-15 14:58
#在这里快速回复#赞一个!
作者: ydkj17 时间: 2016-2-18 22:06
haodongxi
作者: linah88 时间: 2016-2-19 11:12
xuexile ~~ thanks
作者: 乞讨为生 时间: 2016-2-19 22:40
看看
作者: pooh1022 时间: 2016-2-24 15:08
Thanks so much
作者: xph333 时间: 2016-2-25 09:11
必须顶
作者: AD未成年 时间: 2016-2-25 09:11
11111111
作者: eyesee 时间: 2016-2-25 10:40


:):)
作者: qiangqssong 时间: 2016-2-25 13:56
谢谢楼主的分享!
作者: zqy610710 时间: 2016-2-25 14:02
学习了
作者: leos911 时间: 2016-2-26 11:07
很好,谢谢
作者: leos911 时间: 2016-2-26 11:07
很好,谢谢
作者: lng2507 时间: 2016-3-1 21:12
感谢楼主
作者: zhl_super 时间: 2016-3-7 15:42
学习了,怎么没有后续了
作者: chenjiaxing 时间: 2016-3-7 16:11
谢谢分享,学习了
作者: haterwu 时间: 2016-3-8 11:20
大大大大大大大大
作者: 梦想的天空 时间: 2016-3-8 15:17
谢谢分享!
作者: gonover 时间: 2016-3-10 09:07
不错
作者: jh1899 时间: 2016-3-10 14:42
感謝版主,授予寶貴資訊!
作者: globee 时间: 2016-3-10 21:53
必須頂!
作者: surken 时间: 2016-3-11 13:10



作者: superking18 时间: 2016-3-23 10:49
好贴 学习了
作者: ytlbms 时间: 2016-4-5 09:41
进来学习学习。
作者: wengcq 时间: 2016-4-5 10:26
学习了
作者: zjt289198457 时间: 2016-4-9 17:20
这个贴比较好,我喜欢!!!
欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) |
Powered by Discuz! X3.2 |