EDA365电子工程师网

标题: 各位大神，ddr速度上不去怎么办？ [打印本页]
作者: zcl2012    时间: 2015-4-8 08:47
标题: 各位大神，ddr速度上不去怎么办？
如题
作者: dzkcool    时间: 2015-4-8 08:50
查软件配置、查DDR电源、查阻抗匹配、查等长、、、* K" F+ L1 M. J4 f
作者: layout小二    时间: 2015-4-8 14:21
作者: zcl2012    时间: 2015-4-9 11:23
dzkcool 发表于 2015-4-8 08:505 J: o) c) O$ u* x! G0 M
查软件配置、查DDR电源、查阻抗匹配、查等长、、、
9 ]7 W5 @& ?$ E
谢了，原因基本找到，是fpga支持不了高速1 O1 M6 m8 B0 I( d" O
作者: kinglangji    时间: 2015-4-9 11:25
zcl2012 发表于 2015-4-9 11:23
0 F+ c: e+ ?* Z' C. z( E! n1 {2 R谢了，原因基本找到，是fpga支持不了高速

+ ^7 ~6 V' I& \# t* H1 Q4 K+ x额~~~版主要吐血了，哈哈~~
# R' G3 t" w1 c# M! q4 ~
作者: cewtf    时间: 2015-4-9 11:37
zcl2012 发表于 2015-4-9 11:23: k9 u2 t+ i) y
谢了，原因基本找到，是fpga支持不了高速
) [7 j% u2 n) q2 v$ t4 V
什么芯片啊，FBGA会不支持高速。有这个说法么？
作者: dzkcool    时间: 2015-4-9 11:51
kinglangji 发表于 2015-4-9 11:256 S3 l* M( y  m
额~~~版主要吐血了，哈哈~~

) F6 ^- v" F5 p. N6 N吐血N升0 u6 P: m4 p$ M2 c1 i% i
作者: eddiemoon    时间: 2015-4-9 22:45
这个跟走线能力也有很大关系的，如clk差分走太多via，dqs和clk相位关系不够，是不是skew没处理好等等。
作者: eddiemoon    时间: 2015-4-9 22:57
当然软件的ODT呀，时序驱动之类的也要匹配才行。
作者: zcl2012    时间: 2015-4-11 21:05
cewtf 发表于 2015-4-9 11:37
6 @$ F8 k' Z/ [/ c4 Y" j5 @什么芯片啊，FBGA会不支持高速。有这个说法么？

9 K) [# s8 q  R! R是这块fpga只支持到533M
作者: esyintao    时间: 2015-4-12 11:57
支持高速DDR的FPGA都比较贵，找那种有专门接口的FPGA会好点
作者: zcl2012    时间: 2015-4-14 17:01
esyintao 发表于 2015-4-12 11:57) Q" Q( s8 W' }5 |9 A8 H
支持高速DDR的FPGA都比较贵，找那种有专门接口的FPGA会好点

3 n9 w7 d$ K  [( {是的
/ ^1 J+ A/ V9 `# z7 J



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2