EDA365电子工程师网

标题: 请教 Cadence如何导出FPGA的管脚定义？ [打印本页]

作者: david_song_001 时间: 2015-3-23 22:22
标题: 请教 Cadence如何导出FPGA的管脚定义？
如题，谢谢～

作者: david_song_001 时间: 2015-3-23 22:23
需要导出FPGA各管脚在原理图中对应的网络名

作者: david_song_001 时间: 2015-3-23 22:37
补充：cadence16.5

作者: kevin890505 时间: 2015-3-23 22:47
capture里面可以选择器件，右键-export fpga来导出 PCB里面就要借助skill了方便些，当然采用报告也可以，只不过需要处理下

作者: david_song_001 时间: 2015-3-23 23:13
好的，谢谢，不过在Cadence 16.5中，选中器件之后没有 export fpga ，

作者: wwddss_1976 时间: 2015-3-24 18:33
export fpga应该是针对原理图页或dsn的

作者: kinglangji 时间: 2015-3-25 09:25
report吧，excel稍微弄一下或者直接看也行。。。。

作者: bingshuihuo 时间: 2015-3-25 10:14
没看明白具体是做什么的

作者: 4893666394 时间: 2015-3-25 14:51
木明白呀！

作者: zhongyiacui 时间: 2015-3-26 11:00
report中选择net list，然后保存为excel格式，筛选出自己需要的东西就可以了，不知道这样说是否能明白，如果不明白，在上图加说明

作者: david_song_001 时间: 2015-3-30 22:59
谢谢，明白～

器件管脚网络统计.png (55.63 KB, 下载次数: 3)

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)