EDA365电子工程师网

标题: alllegro叠放元件时候出现DRC错误该怎么解决？ [打印本页]

作者: 小枫残月 时间: 2015-3-16 11:38
标题: alllegro叠放元件时候出现DRC错误该怎么解决？

如上图，同一位置要预留替换的元件，叠放在一起会出现DRC错误，有无办法解决？谢谢

作者: dzkcool 时间: 2015-3-16 11:41
对Place_Bound设零件高度吧，把其中一个零件的Min height设的比另一个零件的Max Height大，相当于让一个零件放在另一个零件底下。

作者: kevin890505 时间: 2015-3-16 21:02
看你自己咋想了，这个DRC你确定没问题可以不管，如果强迫症的话就按照版主说的，修改下高度，当然也可以删除某一个placebound。

作者: 小枫残月 时间: 2015-3-17 11:43

dzkcool 发表于 2015-3-16 11:41
2 o8 @5 d& H7 q3 T对Place_Bound设零件高度吧，把其中一个零件的Min height设的比另一个零件的Max Height大，相当于让一个零 ...

好的这方法不错之前使用waive drc来做但是强迫症...

作者: gzgl153 时间: 2015-3-17 15:43
wave 掉

作者: lrlshina 时间: 2015-3-17 17:56
直接把PLACE删除一个就行

作者: a592528103 时间: 2015-3-17 18:01
我都没管，有DRC正好起提醒的作用不然后来check预留设计时又难找

作者: dzkcool 时间: 2015-3-18 08:56
这里要提醒大家一下，如果删除或修改某个零件的Place_Bound尺寸后，在用File->Export->

lacement输出零件坐标，且使用Body center选项时，所输出的该零件中心坐标容易偏位。
曾经做过类似操作，导致贴片时零件冲突，物料报废，教训惨痛啊

所以尽量不要去动Place_Bound的尺寸，除非封装确实没做好，没有使零件居中。

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)