|
EDA365欢迎您!
您需要 登录 才可以下载或查看,没有帐号?注册
x
为帮助广大网友学习Cadence系列设计软件,经EDA365网站组织和协调,特邀请论坛Allegro版块Dzkcool版主(杜老师)开讲,2015年全年Cadence公益培训计划分为10期进行,遵从由浅入深,由点到面的原则,从3月份开始,内容安排请见下面目录,请大家在版块报名帖中回帖报名(报名链接请见2楼)。
5 Q& w' r" F# ^: U活动目的:
' `* L( a3 x5 `+ C(1)帮助大家提升设计能力与水平。( X9 o* Q6 [' R7 K
(2)帮助大家多认识同行朋友,多跟外界交流和联系。( ?6 P1 c- V) t1 z* A/ M
上课地点、时间及录取名单会在每月的报名帖中公布,希望被录取的同学珍惜上课机会。教材会在每次活动后提供下载。本活动由深圳南山区高速互连公共技术服务平台和EDA365合作主办,平台旨在为广大电子企业提供高速互连设计技术的支持,帮助广大企业提升技术水平,促进竞争力,创造更多价值。
6 |5 v0 W8 ?, @2 E4 H) c
a% i9 ~. _0 H+ q1 }' [: `初级部分
6 ~" B7 V7 T3 j1 @' Z一、 Allegro PCB 设计环境介绍(2015年3月份开课)' A2 [4 B9 n `9 @) p1 {0 s' M
1、 Cadence 公司介绍
+ h+ [, ?! I% }2、 Cadence 硬件系统设计流程8 ^' @% J( J$ v# i
3、 操作系统环境详解与设置 j# q2 F. A; X' ~$ I9 ~
4、 Allegro 工作界面介绍2 }: J$ @, G3 z6 ]
5、 Allegro 常规设计参数详解' x7 g; M7 O+ P0 _* @* l8 d
6、 Allegro 用户环境常用设置详解
( G* z- q z$ x7 D+ Q7 z3 Q7、 Allegro 操作与快捷键分享
* L; |3 }" R% j+ J, Z( F3 ]9 E8、 Allegro 图层使用详解
: j% k3 w8 @- n+ \* }9、 Cadence 常见文件扩展名含义 f2 C x& Z2 T0 l5 a) \- z; R
10、 Cadence 常用辅助工具介绍0 O2 F; T+ b" o, s
3 w& ?- U! V; M$ P二、 Allegro PCB 封装库管理(2015年4月份开课)( o X) M( r4 s. a& A( _; |
1、 封装知识介绍
" y& z) i* n8 i4 y2、 表贴、通孔、热风焊盘的介绍和创建
) X3 F8 X/ l7 u- H7 N3、 焊盘、封装命名规范
# A* u8 p9 i/ e9 _4、 异形表贴焊盘的介绍和创建7 n2 _9 d h, T: l
5、 封装文件类型介绍+ z! H y0 I- L$ F p" D+ F0 m
6、 表贴、插件封装的介绍和手工创建
; f$ m9 {% |* M" b A1 R7、 表贴、插件封装的创建实例
+ q2 X& \; U. j& N& }( m8 A8、 机械封装的介绍和新建
& m% N- o+ ~- R5 C" G4 h5 {. p X8 ?0 V) q
三、 OrCAD Capture 原理图设计(2015年5月份开课)
4 O2 H- N; U" k6 A9 `1. Capture 平台简介
& d4 k/ I& P+ c, l# O" D2. Capture 平台原理图设计流程# A$ q/ `6 K6 g1 d q+ ~6 P( u- I
(1) Capture 设计环境
' ~1 M2 Q5 ]+ X* H" `(2) 常用设计参数的设置
Y$ ~, G# v8 {- ~! B3. 创建原理图符号库1 ~& N7 Z% u9 ~$ ?. u* e; F$ R
3.1 直接创建
$ R& u' m$ z6 x$ ~& I3 s2 W6 X3.2 通过电子表格创建
6 j0 C2 l% a/ \3 H7 u) a4. 创建新项目
. i% y' f2 \; h/ b$ u/ i }(1) 放置器件# l; S" U; W) \0 r9 L" k
(2) 连接器件
2 m" u& T4 O/ S& h! B+ f; {(3) 放置电源和地符号 B# q* g6 H; N7 c. l' f
(4) 跨页符的使用
$ e( L4 h4 x) w' s% O/ }5 Y(5) 查找与替换$ k+ P' H/ K, K) @; n" X& k
(6) 原理图设计中规则的设置及检查9 d2 F9 k0 T' _7 o b* `2 g( Y
(7) 添加图片、图形和Text 文字注释
" H7 b( X6 D1 `9 U, D! y* h5. 打包Package 生成网表
5 d4 t* Q0 Z( Y(1) 输出网表常见错误及解决方案
2 q! X7 B/ _6 |, `/ Q2 Q% e6. 创建器件清单(BOM 表), E, a0 p- U: D9 C. r
. p+ m- ~3 d: m9 m3 J
中高级部分
5 f/ C7 x6 m l0 {6 Q, Y四、 Allegro 全流程实战设计(2015年6月份开课)- f+ l) D: Y' D3 k
以一个简单项目,讲解Allegro 全流程设计;; s0 _) |1 `+ P
1、 前处理
1 f$ l3 b8 y. a6 g0 U2 K2、 布局规划9 J1 ]2 ?5 ?: q4 ~2 i
3、 模块布局
2 ~5 S% w; {& N3 c4、 叠层和约束规则设置3 b" }( n( M0 |; g7 Y
5、 电源模块处理
- L, k0 x# _% |2 C- t+ R1 I" F) ?, S! V* {6、 Fanout
5 X5 h& x9 y" b1 E" C0 d Y7、 高速、时钟、重要信号布线) O b' e' C% Y+ _2 J) ]
8、 杂散信号布线( E* L: N" _0 X( J
9、 电源地处理8 d* c9 {' s' ^: ~% G' k0 Z/ P, v
10、 后处理, J; m; ?3 H0 X4 Y+ P
11、 设计验证; M- |& |: E' I* a
12、 相关文件输出( D% Q8 a4 l/ H4 E3 f. Q1 U
|! c) R$ [0 y2 }3 ~五、 HDTV 项目设计(2015年7月份开课)- g+ s8 ?2 w; Z! b
1、 概述
& x3 O$ @. \3 [2、 系统设计指导" Q% {0 g( G/ C0 Z$ H( h3 P& P
(1) 原理框图
& G3 C( I: @( k4 v(2) 电源流向图& g0 g: Q* X) x$ D4 U! z. I
(3) 单板工艺$ k, Q p2 W p8 Q7 P
(4) 布局规划" g* T5 Y) r+ G8 M" M$ Q
(5) 叠层阻抗方案
! x- }& y& [# T0 D) o! ]3、 约束规则设置7 ^: L2 e) D' b% t1 W$ L" m
4、 模块设计指导
- H* F) t5 P3 q$ U" }' U4 S1 P% V(1) CPU 模块2 K4 |" ~" @" q
(2) DDR 模块处理
& B* N; N/ z; H" U8 D(3) 电源模块处理# s4 h& j; }' w3 ^' C# J
(4) 接口电路的PCB 设计# S3 }8 j# V0 ?0 s$ k% L
! _9 f" t" W+ [+ A) T六、 射频项目设计(2015年8月份开课)
# R O- B7 ^3 d" z+ i: }1、 概述6 Q. r1 F d4 Y/ \7 q
2、 系统设计指导7 h/ \( o) z1 v d5 Q, d4 X4 V
(1) 原理框图
( y, H: S4 B5 W& u z1 ?) c" s5 y3 |(2) 电源流向图
$ J& j( }2 U" {1 D# P* D ?. X" G8 q0 M(3) 单板工艺' y2 T4 O5 y9 P* C- j
(4) 布局规划) B: i: A6 o: |) v
(5) 屏蔽罩的设计2 V# I- q' H; x" c
(6) 叠层阻抗方案7 B1 D, X3 s1 l n: V5 J1 t, w7 J
3、 约束规则设置$ X4 k6 K! u/ A9 q' C7 _5 x
4、 模块设计指导
[7 ], V. x" d# v$ k& L9 t(1) POE 电路的处理- G( S: P) L) u2 S' X) s8 x
(2) 电源模块处理+ |9 m/ o3 F2 O# N
(3) 射频模块处理" ?- i2 Y$ S8 O# Y
(4) CPU 模块
. x+ C+ X9 N0 I) B(5) 网口电路的处理, H9 t( O) s( c( J/ U; k
: n& M, C( M- v; W七、 光纤交换机项目设计(2015年9月份开课)
4 i! \# w" i1 w3 {3 {+ T5 b* h1、 概述
/ D" m/ e5 J2 v* ~2、 系统设计指导+ K* a+ s; P) b# V- @/ k$ p
(1) 原理框图2 ~0 ]9 I7 }4 p$ w% O& ]
(2) 电源流向图
\, x N& r7 B! k(3) 单板工艺( p7 m6 L1 n. Y" Y2 H: q
(4) 布局布线规划
6 r3 z, J3 s; N% d- m; a4 A* ](5) 屏蔽罩的设计. y. ~3 D) w; c& M8 O/ ?- A4 s
(6) 叠层阻抗方案
5 ^5 n7 K7 E- k1 M; x3、 约束规则设置
: h3 h! I8 _, [. L' T- Z- U1 G(1) 差分约束设置+ X' a( U' D* e8 F" y, v4 u6 k! D
(2) 等长设置
; M! [5 R9 x# Q; N2 m$ [(3) AIDT 自动等长设置
% m4 C6 j! r* F8 T0 q+ w+ \. p4、 模块设计指导
$ V4 g' ^) _8 F8 I/ i(1) 光口的处理/ A2 { y2 L4 E0 ^$ y+ }+ K
(2) 电口的处理6 c/ `9 K# t* B5 @1 J* f) C, a
(3) 变压器的处理
; t# o# e7 p* l8 d; D) C/ b(4) 交换芯片的处理
( ^8 Q5 s7 k, K# I7 j(5) 网口电路的处理: }* W9 [6 S: D. X- J) R5 E6 C4 ~! z
(6) 分区协同设计8 p7 [2 \! h% e. z) Q
(7) 模块复用的使用
7 g# V5 d/ I* q% W+ X: A8 L0 F! M- m7 n. M% r/ _6 X7 x/ q% y6 c' O
八、 盲埋孔项目设计(2015年10月份开课)
! ~7 ?1 y& n/ L" l4 W+ ~" Q2 S1、 盲埋孔板介绍1 h; |! @/ s) i; y
2、 工艺要求5 k5 p" y5 d% J) A6 ?
3、 整体规划
$ r* i7 l0 A2 t% i8 B$ J) j4、 过孔使用与规则设置% R- V9 q7 C; [; o9 u
5、 叠层阻抗方案
5 i' b' G! j3 B8 B# w6、 射频电路的处理0 l- q ?1 E9 M3 [2 O. g M
7、 高速差分的处理
1 d( o+ J6 }# j5 S- R: I/ |8、 音视频信号的处理0 Q* y! R% L/ `- ~) p8 S: O
9、 主要电源地的处理9 g0 ~1 b6 T% X$ b" _9 w. g7 f
10、 注意事项1 w, Q! z, w$ i; [ K* T
3 I$ r8 q9 Z/ v( j! z: j九、 X86 项目设计(2015年11月份开课)* O5 ~& i' M1 o! \6 N( {% v
1、 X86 系统介绍0 a3 b+ w% @6 }2 c2 U. g9 _
2、 主流平台架构概述- A' a, F% K R! J
3、 以Intel Haswell CPU 为例,讲解Dimm、PCIe 等高速总线接口的布局布线规划
8 U& {& I! \. ^. h) M3 y4、 叠层阻抗控制方案
8 e, b% s8 r7 w! r' b X5、 电源流向规划5 [* [+ Z$ e- Q1 [5 L
6、 电源模块的处理
+ g- g& e3 D, z$ V7、 Dimm 布局布线的处理# E# J6 |! C8 H* ^2 n0 [; m
8、 PCIe 布局布线的处理及技巧. q2 U+ e& }/ v, A( M
9、 CPU 处的snake 走线处理7 R$ Q: b0 s. e5 j& f, O
10、 高速差分差分动态等长、十度走线处理4 w0 o2 E: i7 E: _% C0 X
2 J1 H. A) Q* r) h0 y十、 背板项目设计(2015年12月份开课)
3 `9 ?7 Y& v9 b- L: _1、 背板设计基本原则
. b( X/ m* ?( [ m2、 VPX 系统介绍
- A7 N* g- b! K" P: ]% d) E3、 VPX 背板结构定位
, m: R5 Y! Q+ K5 \5 B# b* J/ D4、 叠层阻抗方案
* ~3 L' X: m% {; I z0 q5、 GRE 布线规划
8 g# R9 o% V2 }6 C8 c, o+ P6、 安规防护
, d9 Q( y# P% r l7、 电源地规划及处理
# Y! k! G: q) O# }8、 高速差分线的处理! Z* J: w+ c( ^4 }2 _. s& l0 |. A6 t
9、 过孔挖空的处理
8 d1 `4 y) z' V3 H/ @10、 走线均衡# ], X# j, x* a+ O& ?% T6 y
11、 背钻的处理
! A# u& }/ y, w
& L: R! S8 q* V5 r
) u" W" C6 a5 c) w9 p& A4 A/ a0 e/ q) Q4 f: F7 q7 F
- L+ q! Q1 |3 e2 e- I" C5 U+ S& B
5 ^* ^6 F% T8 t( o& X$ [" F0 f' x* x1 z9 n( T/ X
|
评分
-
查看全部评分
|