EDA365电子工程师网

标题: SiP及先进封装技术讨论帖 [打印本页]

作者: li_suny    时间: 2015-3-3 22:49
标题: SiP及先进封装技术讨论帖
SiP及先进封装技术讨论帖

8 U; m- h, Y# f# r0 @0 E& l
SiP(System in Package)系统级封装技术正成为当前电子技术发展的热点,受到了来自多方面的关注,这些关注既来源于传统封装Package设计者,也来源于传统的MCM设计者,更多来源于传统的PCB设计者,甚至SoC的设计者也开始关注SiP。
和Package比较而言,SiP是系统级的多芯片封装,能够完成独立的系统功能。
和MCM比较而言,SiP是3D立体化的多芯片封装,其3D主要体现在芯片堆叠和基板腔体上,同时,SiP的规模和所能完成的功能也比MCM有较大提升。
和PCB比较而言,SiP技术的优势主要体现在小型化、低功耗、高性能方面。实现和PCB同样的功能,SiP只需要PCB面积的10-20%左右,功耗的40%左右,性能也会有比较大的提升。
和SoC比较而言,SiP技术的优势主要体现在周期短、成本低、易成功方面。实现同样的功能,SiP只需要SoC研发时间的10-20%,成本的10-15%左右,并且更容易取得成功。因此,SiP被很多行业用户作为SOC建设的低成本、短期替代方案,SOC项目开始时以SiP作为先行者,迅速且低成本地做出SiP产品,当SiP在项目上取得一定的阶段性成果之后,收到多方认可和支持,再将重心转到SOC研发上。
对于航天应用中的抗辐照设计,国内外已经开始考虑在SiP封装外壳材料上进行抗辐照加固处理,这样比在板级加固效果要更好,而且重量更轻,更利于航天应用。
SiP和PCB相比,由于面积更小,互联线更短,所以其高频特性更好。同时,由于互联线短,消耗在传输线的能量更少,从而也在一定程度上节省了功耗,实现了降低功耗的作用,在高速电路设计中这种效果尤其明显。
SiP是IC产业链中知识、技术和方法相互交融渗透及综合应用的结晶,它最大限度地灵活应用各种不同芯片资源和封装互连优势。
SiP系统级封装集成能最大程度上优化系统性能,避免重复封装,缩短开发周期、降低成本并提高集成度,掌握这项新技术是进入主流封装领域之关键。
在国际上,SiP技术被广泛应用于航空航天、军工、无线通信、传感器、计算机和网络等方面。
目前全世界封装产值只占IC总产值的10%左右,当SiP技术被封装企业掌握后,产业格局就要开始调整,封装行业将会出现一个跳跃式的发展,这是中国发展具有IP核的大好时机。毋须置疑,SiP技术不仅面临着更大的机遇和挑战,而且也孕育着更为广阔的发展空间。
SiP技术是近些年来国内外研究的重点,是电子系统小型化的重要手段,SiP可以通过传统的微组装技术来实现3D系统级封装,表现为芯片堆叠、封装堆叠及基板堆叠等方式来实现,另一种方式是通过硅通孔技术(TSV)实现系统级封装。
在国内,越来越多的电子设计工程师开始关注和学习SiP的技术,但由于目前关于SiP设计和仿真方面的综合书籍很缺乏,设计者往往无从下手,这在一定程度上也阻碍了SiP技术在国内的快速发展。
Mentor Expedition是一款专业的SiP设计工具,包括原理图设计、版图布线设计、电学分析及热分析等模块,可以实现芯片堆叠、基板堆叠、复杂腔体结构设计,是一款真正意义上的3D设计工具。

" Q. [( @- v" G* L5 Q
《SiP系统级封装设计与仿真》重点基于Mentor ExpeditionEnterprise Flow设计平台,介绍了SiP设计与仿真的全流程。特别对键合线(Wire Bonding)、芯片堆叠(Die Stacks)、腔体(Cavity)、倒装焊(Flip Chip)及重分布层(RDL)、埋入式无源元件(Embedded Passive Component)、参数化射频电路(RF)、多版图项目管理、多人实时协同设计(Xtreme)、3D实时DRC等最新的SiP设计技术及方法做了详细的阐述。在本书的最后一章介绍了SiP仿真技术,并通过实例阐述了SiP的仿真方法。
- X: [9 F* |; C  s! L+ a2 N" s
本书适合SiP设计用户、封装及MCM设计用户,PCB设计的高级用户,所有对SiP技术感兴趣的设计者和课题领导者,以及寻求系统小型化、低功耗、高性能解决方案的科研工作者。

7 J$ t8 c" p. u+ E7 R
开这个帖子的目的其实主要为了和大家互动,是否要买这本书主要看实际设计中是否真的需要用到上面的技术了。
欢迎交流,欢迎讨论!

) _5 |/ T, b  B: p( V9 g+ O

. F( x6 ^, F$ Z

作者: li_suny    时间: 2015-3-3 22:50
有和“先进封装及SiP相关”的问题都可以在帖子里讨论!
作者: wgljw2000    时间: 2015-3-5 09:09
楼主,请教一下,SiP只需要PCB面积的10-20%左右,功耗的40%左右,特别是功耗降低40%,这个是什么原因?还有,价格和PCB 相比如何?
作者: li_suny    时间: 2015-3-9 12:59
wgljw2000 发表于 2015-3-5 09:09
, \8 H# w% x/ T3 L* G楼主,请教一下,SiP只需要PCB面积的10-20%左右,功耗的40%左右,特别是功耗降低40%,这个是什么原因?还有 ...
" T  w6 ^) r) W% q
功耗的降低主要得益于几个方面:1.传输路径大大缩短,消耗在传输路径上的功耗大大降低了。, y) l# s; w; P1 P" b( ~
2.芯片驱动要求的降低,在功耗上也会有很大的节省。
! h) f' `9 t% K( c" a" A* j( p综合下来和同样功能的PCB比较能降低大致40%左右。/ l& w- [( b1 l

6 H+ L% C  y2 N- t% o/ z1 \* S( F6 a, j/ d( s/ n
一般来说成本比PCB高,如果批量大,可能比PCB还要低。
, L1 M- ~/ V# _* Q- n7 O
作者: chrischouchou    时间: 2015-9-23 15:22
新手请教个问题,SiP原理图的绘制是不是跟做PCB画原理图的方法和使用的工具都差不多?
作者: li_suny    时间: 2015-9-24 15:21
chrischouchou 发表于 2015-9-23 15:22) t! X% k# b) _" A3 \5 c
新手请教个问题,SiP原理图的绘制是不是跟做PCB画原理图的方法和使用的工具都差不多?
: i9 D( C! K1 P; j( m0 O' L
是的,目前采用的是相同的原理图工具。! ^( }$ i" M( `, g, ?* z. o4 ~% E

作者: chrischouchou    时间: 2015-10-21 10:39
li_suny 发表于 2015-9-24 15:21
% b9 q# J/ O7 ^6 u是的,目前采用的是相同的原理图工具。
0 A0 S) e5 R( [
楼主,能否介绍国内现在有哪些可以接受小批量的封装公司,我在网上查到了欧比特这个公司,不知道封测水平怎么样,我买了您的书,看到里面介绍了一些封装企业 ,但是没有这个欧比特,您能给评价一下吗?谢谢+ |; v! a0 H4 r# |" Y/ k

作者: li_suny    时间: 2015-10-30 14:50
chrischouchou 发表于 2015-10-21 10:397 k6 v8 U$ D- P* z2 c* `
楼主,能否介绍国内现在有哪些可以接受小批量的封装公司,我在网上查到了欧比特这个公司,不知道封测水平 ...
  H0 r+ d# K2 o3 \+ U
以前单位用过欧比特做过的二次封装存储器,就是把现成风装好的芯片打磨然后再封装的产品,其它没有接触。据说现在也在做SiP。% U# }7 n7 h& i0 t$ R

作者: 风影楼    时间: 2015-12-13 00:03
学习了
作者: li_suny    时间: 2017-1-11 17:34
风影楼 发表于 2015-12-13 00:03
0 {8 o) g3 z3 K' k5 y( _' c学习了
; t9 S$ l3 ~0 D' |$ @% D& }) g, b( W
这个帖子是以前发的,大家可以继续在里面提问题。, p3 ?! y3 j4 ]; N. x  \
无论任何问题,我一定会做出答复!: a5 c) O: i( E1 o1 j0 ~

作者: xxlljj    时间: 2017-7-24 17:13
楼主,请教您些问题。我原本是板级的Layout,现在配合公司芯片部门,帮他们检查芯片内部走线是否有问题,请问,这种要注意什么呢?看了文件,都是任意角走线,孔直接打在了BGA的pad上,还有设计规则这些都要检查吗?可能有点脱题,期待您的回答
作者: li_suny    时间: 2017-7-24 23:24
xxlljj 发表于 2017-7-24 17:13
7 U4 H, N" _( C) B2 I楼主,请教您些问题。我原本是板级的Layout,现在配合公司芯片部门,帮他们检查芯片内部走线是否有问题,请 ...
  l2 g- J7 m; E8 w- Z
你说的应该是芯片封装内部的走线,如果是单芯片封装,走线就比较单一,主要是前期要调整好引脚分配以及电源和地的引脚分配,后期基本就是点对点连接了。
) T! j  E" z+ P' n- J如果是SiP等多芯片封装,就需要考虑芯片布局\电源地的合理分配\封装引脚的调整等因素,前期工作做充分了,后期布线才能比较顺利!, m5 U  ?9 |* L3 o

作者: xxlljj    时间: 2017-7-25 10:41
li_suny 发表于 2017-7-24 23:24
3 z$ V2 ^8 |0 A你说的应该是芯片封装内部的走线,如果是单芯片封装,走线就比较单一,主要是前期要调整好引脚分配以及电 ...

" l' F/ X. G3 }% f" F谢谢,有时间好好学学
. ]+ }( u% T2 Y& _
作者: xxlljj    时间: 2017-7-26 19:22
楼主,拿到了一份别人做好的SIP文件,其中的键合线(Wire Bonding) SIP中没有显示,但是3D图中是有的,这是怎样设置的呢?如何显示出来呢?多谢
作者: li_suny    时间: 2017-7-27 23:25
xxlljj 发表于 2017-7-26 19:22, c) u7 J- H0 B0 X. a5 t0 F
楼主,拿到了一份别人做好的SIP文件,其中的键合线(Wire Bonding) SIP中没有显示,但是3D图中是有的,这 ...
/ ^6 a  {$ i/ D* H- Y8 @8 |
是什么格式的文件?
+ V4 W: w; T6 `2 R
作者: xxlljj    时间: 2017-8-1 19:12
li_suny 发表于 2017-7-27 23:25
7 I- _% E3 w; c+ P( g是什么格式的文件?

& J2 m% x" Y* L9 F- G  Z9 t扩展名是sip,直接打开SIP文件看不到,但是应用里面自带的3D VIEW是可以看到的。多谢,正在努力学习
作者: li_suny    时间: 2017-8-1 19:58
xxlljj 发表于 2017-8-1 19:12
! j  ^' V6 ]5 F2 {# B  F扩展名是sip,直接打开SIP文件看不到,但是应用里面自带的3D VIEW是可以看到的。多谢,正在努力学习
/ @; h- ]: h6 v, u% W2 Z# m- E
那应该是某些显示的选项关闭了。' H+ U& g3 n( I/ H; l5 t& S9 a+ J





欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2