wwddss_1976 发表于 2015-3-3 21:004 k0 l9 [9 j+ }. @8 w; _; X
room属性要从原理图带入PCB中才行
dzkcool 发表于 2015-3-4 09:57* L- K5 a* ~* h4 q1 o- e
导出网表要用第一方格式,导出时Allegro.cfg文件中应当有ROOM=YES的设置。
lms 发表于 2015-3-4 10:24. K: f) {: }( v4 a' v6 Y# Z$ h5 y
这个room属性只能从原理图中带过来?直接在pcb中设置不行吗?
dzkcool 发表于 2015-3-4 09:57
导出网表要用第一方格式,导出时Allegro.cfg文件中应当有ROOM=YES的设置。
dzkcool 发表于 2015-3-4 10:35 m' @4 C' s' I
PCB中也能设置,要把零件先从后台放出来,用Edit-> Properties,Find面板中只勾选Comps,单击所需设置的 ...
lms 发表于 2015-3-4 10:352 i4 i: q: W. g. W3 d. U" a4 m
这个第一方格式是什么意思,如何设置,多谢解答
lms 发表于 2015-3-4 11:39
我正是按这个方法设置的,可是不成功,不知为什么?请看我发的问题,请教你一下我那里出错了?
欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) | Powered by Discuz! X3.2 |