siwave v4.0 仿真中断求助

maxswellyqp

本人初学 siwave，正在使用 siwave v4.0, 正在做 package PI 仿真，一直报出
solver failure, 提示说 BW L matrix is singular, 请各位大侠指教，折腾一个星期，没有任何结果。
多谢了。
4 x6 Y2 }8 {: G- e8 q

菩提老树

如果方便，可以把工程文件放出来，有可能是你现在的版本低。

maxswellyqp

) Z. R, n3 p5 A  u$ P) ^- I7 `

菩提老树 发表于 2015-2-12 12:35
如果方便，可以把工程文件放出来，有可能是你现在的版本低。

6 j) Q6 D$ Z6 D! x$ C  U4 V你好，由于工程文件在服务器上，不能直接发到网上，我能发的只能是 mcm文件，你有兴趣帮我看看？如果可以的话，那我就把这个mcm文件发上来，
我用最简单的单端信号 s参数仿真，也报了同样的错误。
* ~# t3 {) r# Y. I% z
补充一下： 我指的服务器就是 一个无法连接网络的电脑，并且文件只能进不能出，望了解。

maxswellyqp

菩提老树 发表于 2015-2-12 12:35
如果方便，可以把工程文件放出来，有可能是你现在的版本低。

$ t. B! S* z/ J我用 siwave 5.0 版本仿真，总是跑到 30%就停了，没有任何提示，怀疑是没有破解好，
. ?! i5 K' T7 J2 ~. n

并且有时候 v4.0 可以仿真的 case,用 v5就不能仿真，也是跑到 30%就停了(从任务管理器看到的).
+ }% V% ~# s7 s6 k想问下哪里可以下载到 v5.0， 想仿真下封装性能，折腾了半个多月，没有进展，没有办法，
+ g; A0 {& y' _; H/ K; t希望告知相关信息，非常感谢。
; p  Z: i# h0 x% C) b( \

cousins

重新设置下叠层，你应该是通过ansoftlinks导入的，填充介质出现了非法设置。

maxswellyqp

cousins 发表于 2015-2-12 13:41
! }) _$ @1 X3 X1 X  m3 t重新设置下叠层，你应该是通过ansoftlinks导入的，填充介质出现了非法设置。

你好，对的，我是通过 ansoftlink导入的，不过我已经设置过叠层，substrate 是4层， 介质层是 FR4，
4 R. ~" ?  F- i( J( r) Q3 p你说的填充截至出现非法设置是什么意思，请指点一二。非常感谢。
" N7 M$ H& ^1 a1 w8 f

cousins

metal层会有fill dielectric  要与有效介电常数匹配。
  |) D, M, P9 \, s0 ?你自己设置过了就应该没问题。
L matrix问题我遇到过几次，通常都是这个地方的设置出现问题。

maxswellyqp

cousins 发表于 2015-2-12 14:11
metal层会有fill dielectric  要与有效介电常数匹配。
你自己设置过了就应该没问题。
L matrix问题我遇到 ...

& [; g8 @5 o8 h9 q! K! dcousins,你好，因为我刚使用 siwave 4.0，所以不太明白你说的  “metal层会有fill dielectric  要与有效介电常数匹配” 。metal 层会有 fill dielectric 是什么意思？ 还请你多多解释。非常感谢！
7 I! m) v+ W- S( ^  ^
! v: e9 s! M3 J' n( g; O- U
  h: W7 P/ v+ Z& N! A


( Z6 M( F" U& m7 g, n

$ i4 W; w8 `% Q" d$ U( e

maxswellyqp

: u1 }3 e5 \/ j/ ^6 E5 E& }

cousins 发表于 2015-2-12 14:11
- N" m& r/ b! H$ t* H! V5 H- Dmetal层会有fill dielectric  要与有效介电常数匹配。
: D0 M' I, ~1 a6 ~/ @你自己设置过了就应该没问题。
  ~$ s! v# e! T2 f5 ~" lL matrix问题我遇到 ...

我现在 BGA substrate layer stack 设置如下：请帮忙看看。
名称     类型              材料          厚度
TOP     metal           aluminum     1.45um
TOP_1   wirebond     gold            0
TOP_2   wirebond     gold            0
TOP_3   wirebond     gold            0   
8 b) K! `" b* A$ L; v  v( Punnamed1   dielectric   FR4_expoxy  100um
' ~8 f0 W+ J, L/ G. O1 i" _' OL1          metal          copper      36um
L1_2      wirebond       gold          0
L1_1      wirebond       gold          0
L1_3      wirebond       gold          0
3 r- ]: B5 R) ?0 A9 O' X3 Sunnamed2   dielectric   FR4_expoxy   40um
& Q$ E( b" X! iL2                metal         copper      18um
unnamed3   dielectric   FR4_expoxy   60um
L3                metal         copper      18um
* r# A2 u& Q. |  ]- A+ b3 T  w" nunnamed4   dielectric   FR4_expoxy   40um
2 P* {! |" p5 k3 w% q: jBASE           metal         copper       18um
unnamed5   dielectric   FR4_expoxy   100um
7 I8 B* M* L6 tsold-bot           metal         copper      36um

你说的介电常数，没有特别设置，siwave 应该根据材料自动赋值么？
& l/ j& f8 j: [( ~layout stack 没有看到要设置介电常数的啊？
( R7 l1 a0 F: q; L1 T
还请你指点一二，非常感谢。
" b, o9 x9 X; K7 I
3 N0 D) f- X7 V% R! u5 A

maxswellyqp

cousins 发表于 2015-2-12 14:11
+ p) W! v  M% G3 p$ z' y8 l  Ometal层会有fill dielectric  要与有效介电常数匹配。
你自己设置过了就应该没问题。
: b: S! j3 b  Q* EL matrix问题我遇到 ...

cousins，你好，“ metal层会有fill dielectric  要与有效介电常数匹配 ” ，
可以解释的清楚一些吗，" metal 层要有 fill dielectric "是指什么意思， 在 layer stack 中 看到 metal 层只有材料和厚度设定啊，
0 z9 [5 O( r% g" a7 K! Z% N7 c0 d你说的 fill dielectric怎么设置的？ “要与有效介电常数匹配” 这个又是怎么实现呢？
6 G/ u, ~& ~7 X7 j' ^如果你有相关文档说明，可否发到我的邮箱  maxswellyqp@126.com, 不甚感激。
我折腾这仿真好久了，没有找到解法。
  D. B* u2 x9 d& Y4 i

cousins

抱歉下午有点忙
简单来讲 fill dielectric一列的设置你要选择对应的介质。
) T9 I: V/ Q. \; S. e' V' \通常allegro或者其他工具通过ansoftlink导入后会默认为CDXXX什么材质，你改一下就可以了。
8 t+ F  {+ m' Y. C$ U+ o要是实在不行就重新导入，选择你关心的网络和必要的参考层就好，不要加入太多网络

菩提老树

maxswellyqp 发表于 2015-2-12 13:19
9 l2 l; G1 Q( p5 z你好，由于工程文件在服务器上，不能直接发到网上，我能发的只能是 mcm文件，你有兴趣帮我看看？如果可以 ...

0 T2 m: u* @, J# g# [很多时候看不到工程文件，我们就只能猜你的问题。

maxswellyqp

cousins 发表于 2015-2-12 17:31
抱歉下午有点忙
简单来讲 fill dielectric一列的设置你要选择对应的介质。
通常allegro或者其他工具通过a ...

, ]6 r% A0 ~7 |9 f. s, z7 _. ucousins,你好，我的导入过程是这样的，先用allegro package designer 打开 mcm文件，
9 v4 X, ?* `9 h7 f然后直接在 allegro 界面打开 ansoftlink.界面如下：
: c* N$ w; ?; o9 I4 l
  b5 _* p/ l" ?4 [2 U% z0 S9 B然后在 ansoftlink 导出到 siwave,如附件图所示。中间没有看到你说的 fill dielectric 设置啊。




0 X1 v9 L" e5 W! V. |/ Y, G

cousins

在siwave layer setup里面

maxswellyqp

cousins 发表于 2015-2-12 21:33
7 p4 r6 w' ^  s/ x1 C在siwave layer setup里面

cousins,你好，感谢你的引导，终于搞定了，。
, O4 c6 Y! O3 J2 R" P不过不是因为 siwave layer stack中没有 做 fill 操作，而是 在 allegro 界面处没有修改 layer stack,
在 ansoftlink 界面也没有修改 layer stack, 而仅仅是 在  siwave 界面一次性修改 layer stack.
现在我用  siwave v4.0 & v5.0 都可以跑通仿真，不过就是由于 导入后竟然所有的 信号线在 via处都有 plane属性 ，
导致  optional 信号列表中没有任何信号，每次仿真都会 包含所有 信号线， 我试过删除 via 处 多余  plane就会在  option 列表中
2 |+ D' v3 F. m& p, }+ G) ?( V看到信号了，不过这样手动删除 所有 via处的 plane很费时间，想向你请教下是否有快捷处理掉  via处 多余 plane方式？
7 t1 ?# P4 V' z, `+ X. o6 u% `非常感谢！

: s4 h) y5 n1 `7 x2 T. x  {