具体描述: | |||||||||
1 | SD-CLKO+(-N) | 差分 | 自己长差《25miL | ||||||
差分 | 与地址线组,控制,命令差分《500miL | ||||||||
间距 | 与自己间距》2倍线宽; 与其它线间距》16miL; | ||||||||
线长控制 | T1:1000MIL~1500MIL; T2:500MIL~1000MIL: T3:〈200MIL(如右图) | ||||||||
2 | 地址线组,控制,命令 | 差分 | 要求两个分支的T1长度差《20miL (如右图) | ||||||
间距 | 与自己和其它线间距 》 10miL | ||||||||
线长控制 | T0:500MIL~1500MIL; T1:500MIL~1000MIL: T2:〈200MIL(如右图) | ||||||||
3 | 数据线组(4组) | 差分 | 四组之间差分《50miL | ||||||
间距 | 每组间距是》 10miL | ||||||||
4 | SD-DQS(0~4)/+(-N) | 差分 | 与 每组数据线(4组)差分《25miL | ||||||
间距 | 与自己间距》1.5倍线宽; 与其它线间距》16miL; | ||||||||
线长控制 | 1000MIL~2500MIL | ||||||||
suguanhai 发表于 2015-8-18 12:29
请问所有的DDR3都是这么走的吗?
欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) | Powered by Discuz! X3.2 |