EDA365电子工程师网

标题: 对于400M~600M频率的差分信号来说，是阻抗匹配重要还是相位匹配重要，望高手指导？ [打印本页]

作者: lzwandny 时间: 2014-12-26 00:09
标题: 对于400M~600M频率的差分信号来说，是阻抗匹配重要还是相位匹配重要，望高手指导？
如果相位匹配重要的话我就要绕线来匹配相位了，如果阻抗重要就不需要绕线了，现在不绕线的情况下两线相差18mil。

作者: shark4685 时间: 2014-12-26 08:43
阻抗匹配是一切高速设计的基础，所以阻抗匹配是肯定要做的，至于时序匹配相位，18mil差不了多少，没问题的。

作者: dzkcool 时间: 2014-12-26 15:35
我跟楼上的兄弟意见差不多，但是对于你这种情况，个人觉得要反过来，优先满足相位，其次是匹配阻抗，因绕线造成的阻抗不匹配会很小，影响不大。

作者: lzwandny 时间: 2014-12-26 21:40

dzkcool 发表于 2014-12-26 15:35& K0 m+ o& b2 j1 Q
我跟楼上的兄弟意见差不多，但是对于你这种情况，个人觉得要反过来，优先满足相位，其次是匹配阻抗，因绕线 ...

好的

作者: lucly 时间: 2014-12-27 08:39
学习了

作者: Coziness_yang 时间: 2014-12-28 10:24
个人觉得这两者应该不冲突，高速电路都需要阻抗匹配，而相位匹配主要是始终和数据信号以及平行信号的信号线之间匹配，阻抗匹配跟线长没有关系。相位匹配主要要看Host和Receiver对PCB的约束是多少，如果约束比较严，那么你要通过走线来匹配，而你的绕线长度相差18mil，应该问题不大。阻抗主要跟你的线宽、介电质和粗糙度等相关，叠层设计好了，阻抗就匹配了。

作者: ljt120 时间: 2014-12-30 09:09
这二者并不冲突啊。不过18mil的相位差对于400M~600M信号而言，影响很小

作者: 0aijiuaile 时间: 2015-1-4 19:56
如果真要判断阻抗的影响大，还是绕线的影响大。何不根据你的具体设计仿真试一下。个人觉得差别应该很小，两者都会形成相应的损耗，只是一个是反射损耗，一个是差转共损耗；对ＥＭＩ的影响都会产生，只是频谱的表现方式会有差异。从眼高来看，主要还是看两者对于能量损耗的占比了；而从眼宽来看，两者都会造成时序裕量的减少，前者和码型有关，后者应该无关。

作者: wheel_zhao 时间: 2015-1-11 18:18
学习了

作者: ychhj 时间: 2015-2-26 17:33
有见过USB差分线的，也是先以等长为主，再兼顾差分阻抗的

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)