EDA365电子工程师网
标题:
芯片引脚的电阻在高低电平时会变化么?
[打印本页]
作者:
若华110
时间:
2014-12-19 11:01
标题:
芯片引脚的电阻在高低电平时会变化么?
在看芯片的spice模型的时候 芯片某输出引脚 在高点电平的时候电阻会有差别,这是为什么?
: I/ W/ s2 h |! A8 q6 K: l% o- e
那芯片某引脚的输出电阻该如何确定呢?
3 R2 b$ f# x2 R1 b9 z/ E& |) [
作者:
cousins
时间:
2014-12-19 11:16
PN结会变,它自然就变
作者:
若华110
时间:
2014-12-19 14:30
slew time是什么意思?是指信号上升沿么?
作者:
cousins
时间:
2014-12-19 16:21
你可以理解成电平转换响应时间
欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)
Powered by Discuz! X3.2