EDA365电子工程师网

标题: IBIS模型时序仿真，为什么会奇葩到-700V。完全不收敛了。 [打印本页]
作者: eeicciee    时间: 2014-10-17 08:14
标题: IBIS模型时序仿真，为什么会奇葩到-700V。完全不收敛了。
如图所示，还请指教一下

5.jpg (237.64 KB, 下载次数: 0)

5.jpg

1.jpg (195.03 KB, 下载次数: 0)

1.jpg

2.jpg (185.52 KB, 下载次数: 0)

2.jpg

3.jpg (78.36 KB, 下载次数: 0)

3.jpg

4.jpg (81.69 KB, 下载次数: 0)

4.jpg
作者: cousins    时间: 2014-10-17 10:50
有意思,话说allegro SI以前的bus analysis无法ignore掉IBIS的intial delay from rising的问题% H  b. n  }# M6 C
不知道systemSI是不是也有这样的问题.3 D1 D4 q! _2 l; b7 X
用同样的模型在hyperlynx上跑下看，记得ignore initial 4bit.! G2 `3 K& o' t, H  `
作者: eeicciee    时间: 2014-10-17 10:54
作者: eeicciee    时间: 2014-10-17 10:55
cousins 发表于 2014-10-17 10:50& o* k2 h6 d, ^: o
有意思,话说allegro SI以前的bus analysis无法ignore掉IBIS的intial delay from rising的问题" ]8 `$ ]) J9 G$ G+ ~* K0 ]
不知道syste ...
0 v2 v9 E! J+ U8 {, z$ C
systemSI,这个建议不错，过几天试试。正在用Ansoft试
0 ]3 j" V) k/ N# D" t! }" Z4 F
作者: eeicciee    时间: 2014-10-20 09:52
cousins 发表于 2014-10-17 10:50
2 m! g3 k; w2 G' l! @有意思,话说allegro SI以前的bus analysis无法ignore掉IBIS的intial delay from rising的问题) O1 d* ~( X9 ]& r/ ?1 {9 M
不知道syste ...
9 w0 N; B( u1 F% {, i
版主早，用Designer可以作长时间的时序仿真，也可以出眼图，但是眼图交叉的地方不太对，不在电平中间。请问怎么回事呢？怎么调整？谢谢6 g: N2 M8 s) s1 J

1.jpg (290.85 KB, 下载次数: 0)

1.jpg
作者: cousins    时间: 2014-10-20 10:57
eeicciee 发表于 2014-10-20 09:52
: F" n/ z, `" h# ?! ~7 n+ R6 u版主早，用Designer可以作长时间的时序仿真，也可以出眼图，但是眼图交叉的地方不太对，不在电平中间。请 ...

6 h# |2 Z( q/ q  R三个办法：1.减少step time
7 o. r. A# ?* ?9 F  J" G! R& c' T+ o  A) p+ ?7 i8 K" w( g- e
2.改ramp_rwf/fwf
' W& h+ [9 _+ S) `0 [% x3.改initial delay from rising/falling waveform    rm_dly_rwf  rm_dly_fwf( j6 }& s  w3 u' }# I
作者: eeicciee    时间: 2014-10-20 11:15
cousins 发表于 2014-10-20 10:57
1 U$ O1 A2 a! M9 }% T三个办法：1.减少step time+ t0 E" I. {4 Q7 F9 Y

7 n) c" [) ?0 e/ V) i" Y& P9 |( _2.改ramp_rwf/fwf

" e! `; a% `$ [/ Y9 v* V后面两点是要改IBIS模型啊，这样合适么？6 B$ a& e7 F- g: _3 O3 M
作者: cousins    时间: 2014-10-20 12:41
remove掉ibis中过长的初始延时是可以的。
2 t2 O% K) Y" N8 E) x' Y
作者: Head4psi    时间: 2014-10-20 12:47
Check the high level of your pulse ( or PRBS) source, it should be 1.0V for IBIS model input not 3.5V.
作者: eeicciee    时间: 2014-10-20 13:31
Head4psi 发表于 2014-10-20 12:47
1 Q+ x3 p% |7 _$ p5 g+ i% ^2 W8 WCheck the high level of your pulse ( or PRBS) source, it should be 1.0V for IBIS model input not 3.5 ...
* `8 w* e6 T4 M3 ]2 S& ?6 r
I've tried that way,but no use...* T$ c6 z! b2 Z3 c
作者: coppi27    时间: 2014-10-28 15:40
這個問題是S參數無法收斂, 可用Broadband SPICE把S參數轉換成RLC模型(xxx_BBSckt.txt),再跑暫態分析(應用範圍=PRBS & pulse pattern),也可參考"網際星空"的說明.



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2