EDA365电子工程师网

标题: Pspice仿真中分段线性信号源设置问题 [打印本页]

---

作者: RONDO7174    时间: 2014-10-10 17:30
标题: Pspice仿真中分段线性信号源设置问题
请问大家有谁用过Pspice中的分段线性信号源（VPWL）模块，我现在碰到这样的问题：发现VPWL模块只能支持10个分段，也就是时间只能是从T1~T10，超过了之后就是无效的。但是在实际的仿真中需要的段多于10段，这样的话该怎么样设置？或者说是这个模块最多只能支持10段？？
希望有用过的解答一下。

) {4 l. T  e" k6 U/ r

---

作者: procomm1722    时间: 2014-10-11 21:22
不要用 Proprtity 的設定.
* h. I* W" X6 w8 Z4 H改採用分段模擬出需要的波形檔 , 然後組合貼再一起 , 存成一個文字檔
$ E8 K" s2 }/ t% r0 ?& u7 W( M再代到 VPWL 裡面即可.

---

作者: tinghai899220    时间: 2014-12-12 14:24

procomm1722 发表于 2014-10-11 21:22
  w: d2 L  D) W% A7 O3 H- G不要用 Proprtity 的設定.
' v1 q9 `4 t- e/ w! D改採用分段模擬出需要的波形檔 , 然後組合貼再一起 , 存成一個文字檔
再代到 V ...

. {4 c4 l/ t! C' _/ D2 O* }你好，有详细的资料吗？谢谢了。
4 K% `' g3 P. i$ \( B

---

作者: kame    时间: 2014-12-24 16:42
daff

---

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)

Powered by Discuz! X3.2