EDA365电子工程师网

标题: Allegro内电层有孔，删不掉，何解？ [打印本页]

作者: hys文心雕龙 时间: 2014-9-2 17:40
标题: Allegro内电层有孔，删不掉，何解？
刚学Cadence，16.5版本。练习画了一块板子，不知什么时候在板子内单层中出现了一个梯形空子，怎么删也删不掉，生成Geber就报错，根据报错的坐标，应该就是这个空子的问题。请问各位大神，这是什么情况？

1.png (22.91 KB, 下载次数: 0)

PCB.rar

417.25 KB, 下载次数: 4, 下载积分: 威望 -5

作者: bluemare 时间: 2014-9-2 21:00
因为里面有个小的shape（注意：不是viod）。在color dialog中，勾上global visibility，就能看见这个shape。用shaoe select选中该shape，将其转化成静态铜皮，其将自动消失。

作者: bluemare 时间: 2014-9-2 21:02
再次说明了：偷懒铺整张铜皮是个坏毛病。

作者: hys文心雕龙 时间: 2014-9-3 09:01

bluemare 发表于 2014-9-2 21:02
5 A/ A1 M7 O; T再次说明了：偷懒铺整张铜皮是个坏毛病。

"偷懒铺整张铜皮"啥意思？这是指的偷懒，只铺铜皮是个坏毛病，还是因为偷懒没有铺铜皮是个坏毛病？

作者: redeveryday 时间: 2014-9-3 09:44
打开着一层的Bound看是否有外框，有的话选shape删掉就好了。

作者: allegro小菜 时间: 2014-9-3 10:59
那是被影藏的铜皮了！打开bound!就可以看到了

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)