EDA365电子工程师网

标题: FPGA扇出 [打印本页]

作者: 科苑浩子 时间: 2014-8-19 15:59
标题: FPGA扇出
想知道484脚BGA封装的FPGA的扇出技巧

作者: zgq800712 时间: 2014-8-19 20:49
毛个技巧，一般的就行了，外2圈直接拉出来。其他看着办

作者: 科苑浩子 时间: 2014-8-19 21:08
扇出就是尽量多的把孔扇出就行？没有什么规定？

作者: 技术流 时间: 2014-8-22 14:29
6层板可以全部扇出。最外两圈表层直接走完，3 4 圈二层走完，其它的一圈一层。有的行列没有那么多需要扇出的，就可以让给旁边的行列。
如果还有什么高级技巧还希望分享。

作者: zbgfine 时间: 2014-8-30 14:35
中间层如果没有地线做隔离的话对与数据和地址线会否有干扰

作者: luotuoyushe 时间: 2014-9-7 00:22
路过学习了！

作者: xtxlx 时间: 2014-9-27 23:42

作者: tzhdamo 时间: 2014-11-5 08:44
提示: 作者被禁止或删除内容自动屏蔽

作者: jamesytl 时间: 2014-12-1 08:29
STUDY

作者: 超級狗 时间: 2015-1-30 09:06
有一項慣用在 BGA 或 CSP 芯片封裝的走線技巧叫逃脫走線（Escape Routing），說穿了也不是什麼了不得的技巧，就是每一層的走線按規矩安排，不要亂走就繞得出來了。

Escape Routing 3.jpg (66.84 KB, 下载次数: 0)

Escape Routing 2.jpg (133.54 KB, 下载次数: 0)

Escape Routing 1.jpg (119.32 KB, 下载次数: 0)

作者: downloade 时间: 2015-2-8 13:22

作者: sbitxihc0616 时间: 2015-3-3 08:08
学习了

作者: kkaidandan 时间: 2015-4-16 22:13

作者: kuochiang 时间: 2015-5-28 10:30
感謝分享~~

作者: lg2841 时间: 2015-6-24 22:22
不错

作者: carol8688 时间: 2015-9-18 11:38

超級狗发表于 2015-1-30 09:06
$ J k1 v+ K* q1 Y8 v有一項慣用在 BGA 或 CSP 芯片封裝的走線技巧叫逃脫走線（Escape Routing），說穿了也不是什麼了不得的技巧 ...

謝謝分享讚

作者: bingshuihuo 时间: 2015-12-11 17:27
感謝分享~~

作者: toyu 时间: 2015-12-16 09:04
学习

作者: yanjun2yy 时间: 2015-12-31 13:14
学习了！

作者: seawater 时间: 2016-1-15 16:14
学习了！

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)