|
|
2012年IPC第一届PCB设计大赛（中国区）作品点评。只代表个人意见。 d9 W+ n, X7 g- a
7 b% I/ t2 D1 ^
先来看下冠军的作品5 S; s9 C0 W A" S( a5 O
1.光绘设置好，看图自然就方便多了，我们选ART03(黄色)看地址的走线，拓朴结构走得蛮顺，上面DDR颗粒之间绕线很少，且误差都在+/-30MIL内。还有一组DDR3数据线(红色)能做到同组同层，看此层线间距很均匀等长也很美观。空的地方都铺上了地铜与POWR04的电源耦合非常合理。
9 f o7 s9 Y5 |1 K. z
$ n& a# o3 v& {7 U+ u1 l5 y/ i9 s1 A
8 a/ D* U' X) ?& u O4 i5 q- e
2.再来选ART06看下走线。一部分是地址线(黄色)，另一部分（紫色）是DDR3的两组数据线也是做到了同组同层，所有走线没有跨分割(平面层都是整个平面)，地址线分两层走比较合适，做到线间距均匀合理，蛇形线也很美观，此层空的地方也有铺上GND，这样能考虑到板子的信号质量和板子的平衡防翘曲。% z: V- \% ~+ D, c/ N, d
( m' R+ B3 n2 M$ C0 A0 ]. l% i( F8 Q6 L7 P7 U. @. b* w4 {( a8 i: {; K
3.选TOP加上丝印来看，TC3216钽电容能均匀整齐的摆放到板子上，且每个焊盘都有两个VIA。此层空余处也有铺GND并打上了地孔。
: H" W' Z/ R1 Q$ G3 F
* s% }1 u, k; F* j. w3 k: C# d& M) A6 X8 C
4.选BOTTOM加上丝印来看。地址线的上拉(黄色)电阻长度很短，有一组DDR3数据(红色)也是同组同层走，还有一根REF线左右穿插稍微有点绕。/ c! M* N3 T; @
* |. J& t+ G# t6 c( K5 j8 }
0 D0 O& _2 ~% k3 \! M0 U, g# k
5.所有DDR3的数据线误差都是+/-10MIL，在这么有限的时间内等长、文字、设置光绘都能做得如此的到位是非常的不容易!4 o% ]' l. C! V5 R4 x: X
+ _2 L* w9 [3 V( P) X! M
/ V5 t( E- s; F
6.我们整体看下电源，DDR1.5V的电源供电在CPU下面有点过远，这是美中不足，布局时考虑不够全面。' m5 T; u; ~: D1 Y
* G- K* T N4 ?9 }. g2 h7 i
" p9 h+ k' x4 |+ g4 O
下面来看下亚军的作品
; J8 L3 K2 h% H4 G3 I5 A1.光绘没设置好，我们只能选ART03加开板框来看了。地址线(黄色)看起来右边的空间很充足，感觉线之间有点紧凑，DDR3颗粒间的蛇形线有两处重叠,估计时间来不及了，红色线和紫色的两组DDR3数据线走得非常好，同组同层没有跨分割(平面都是整块)线间距也很均匀。空的地方没有铺铜，估计时间不足。, {; i$ `( E4 H0 F8 Q
$ U' i. `. O9 n' i1 B- k. z
) M2 a& C1 F) I0 S$ @7 W) ~7 G" V4 c2.选ART06加开板框来看。此层的地址和数据线都做到同组同层,地址和数据也是平均分配到两个内层,此层看起来感觉非常美观。
* J+ O6 D# \4 k: {% V
5 l, \) |# T' ~# z
8 w6 `, g* Q' e- ^: v6 o
3.我们开所有走线层和丝印层来看。TC3216的钽电容都有均匀的布局,VTT上拉供电路径很短,电源部分都有先过电容输入,过电容输出,DDR3/1.5V电源供电也很近,电源控制部分也很短.CPU在右边DDR3的出线也很好接线,这是一个非常完美的布局。REF走线只有12MIL要是再加粗点更好。
' j; `7 i8 O3 b0 a* J3 `
% [% B7 h7 c- I) ]) W4 W' Q2 R+ h X
下面再来看下季军的作品
, l* n4 W8 g% E4 Z1.我们开L3层来看。地址线(黄色)走线很靠板边，红色和紫色DDR3的三组数据线走得有长有短，明显是空间太紧张。现在接通已经是很不错了，等长应该是没有空间做了。季军此布局欠考虑，是影响布线的关键。
8 g% a$ N1 S0 g5 o0 I% Z
^0 P, H% F9 I J. ]: R& |5 T+ w1 ?$ z2 M) |5 D
2.我们接着看L6层。黄色地址线右边有希希的几根,DDR3颗粒之间的线太密了，线没有合理的分层，紫色DDR3数据线只有DQS差分在TOP层走很长才在此层换,相对来说这组线走得比较好。' g f3 i& ?' `, N
! G$ D3 `6 a2 D8 T# K; F
: S) O6 S9 C) ^( O+ O! d$ Y3.我们接着看BOTTOM层。地址线(黄色)在背面这么多小滤波电容的情况下真是太难走了,最左边RST/OTD两根地址线已经不是走菊花链,已违背DDR3的设计要求。$ F3 a6 w: o( f6 a- K" W# a) `
7 @9 ]5 H2 j" t" U# g
0 C. t9 I o! T9 R, {% U2 m; ^4.我们接着看TOP层。有一根黄色CSN0在其它层没法接，就在此层绕来接通。红色的DDR3数据线也是参差不齐的换层。还有TC3216钽电容摆在CPU上部没有多大意义。
6 W6 R$ G9 `! e7 g/ C. F) ?6 k
6 P% \8 [+ }3 ~7 d* k2 {2 L6 I4 v+ f
: G% S, S$ |3 J2 p5.再来看电源部分。12V电源输入到MOS管处只有12MIL线宽，输出也是一样过细。1.5V经过电感到电容再给DDR3供电太远了。与亚军的相比布局正好是倒过来了。- f0 K3 Z3 c( H
* ~/ W3 \) |* ^6 q5 H8 C往下看VTT部分的供电吧!
; b2 k; a0 X; H$ w1 q0 ]' b! YU7输入1.5V转出VTT，没有经过两个TC3528钽电容滤波进来,这里是设计上的失误。, Y1 r+ D& H5 q( G
; x- d: T; D% N" u! p
再来看DDR3REF。
' U' R# z) x; h. T5 yREF电流小于100MA，没必要用一个平面层分割来处理,这样走在L6与BOTTOM层的线就会跨分割，信号完整性的考虑欠佳，估计以前设计DDR3太少了。
- g( }9 @9 K8 K3 M/ E
7 H1 ~2 _& A8 e4 ^: D/ X! t9 U
|
评分
-
查看全部评分
|
楼主: dqd7411
[复制链接]
/1 
发表于 2012-12-18 17:33
发表于 2012-12-18 17:53
