2017年6月30日公益PCB评审报告节选

七彩雨 · 发表于 2017-7-5 16:45

EDA365QA 发表于 2017-7-1 11:59
Z1 Z& }& p5 s/ f4 `6. 高速线走在隔离盘下了.

右边6对差分，难以避免吧，用什么方式可以改善呢？

Jasminetr · 发表于 2017-7-6 20:19

有些还真不懂啊

pcb · 发表于 2017-7-10 09:25

EDA365QA 发表于 2017-7-1 11:59' X$ }0 [ T: F1 K3 B0 J
6. 高速线走在隔离盘下了.

差分线调整到两排PIN中间是可以避免的.

小千 · 发表于 2017-7-13 17:23

EDA365QA 发表于 2017-7-1 12:00
) L( }. H" M. Z+ m9 _0 ~ [; a7. 高压部分的电阻下也要挖空处理.

为什么需要挖空处理？

小千 · 发表于 2017-7-13 17:25

EDA365QA 发表于 2017-7-1 12:04
; l7 a/ Y9 `( s: y10. 屏蔽罩全开钢网了,建议分段开.

全开钢网与分断开钢网有什么区别？

陆大少 · 发表于 2017-10-9 11:07

EDA365QA 发表于 2017-7-1 12:04( \6 f7 a, b1 }* ~4 L+ I1 X; v: R
10. 屏蔽罩全开钢网了,建议分段开.

LiuTao166462139 · 发表于 2017-11-4 16:44

学习了一下

		自动登录	找回密码
密码			注册

推荐内容 /1