EDA365电子工程师网

标题: PADS LOGIC“严谨”神话被打破！ [打印本页]
作者: vmax    时间: 2014-3-25 23:57
标题: PADS LOGIC“严谨”神话被打破！
一个很熟悉的电路，用PADS LOGIC画的，检查PCB图无意中发现同一IC引脚的1、2脚被连接在一起，而原理图明明没有连接？检查PADS LOGIC发现这2个脚虽然没连在一起，网络号居然是一样的！同样的错误目前发现3处。用i命令也检查不出来。估计是PADS9.5的BUG，或者特定操作导致的。虽不常见，但是这个错误很严重，一旦出现，板子报废
作者: dali618    时间: 2014-3-26 08:16
作者: JIMDENG    时间: 2014-3-26 08:36
本帖最后由 JIMDENG 于 2014-3-26 08:38 编辑
7 y# ~% j0 s. c& f/ j- `
% U) w" h) L4 f. H9 x' s5 T. B有点怕啊！网络号居然是一样的！那当然软件认为是同一条路啦！原理图检查这个环节不能少啊。
作者: jimmy    时间: 2014-3-26 10:10
发生这个情况有两个原因：% p( N) j" p& J( ~" a* J, u( o9 v
1，库创建时你把那两个脚指定为信号管脚，分配成同一个网络。/ ?3 ~( g& c+ w% |
2，原理图的栅格没有设置好，之前连错，然后删除，但由于栅格没设好，存在线头，默认还保留有原先的网络9 R+ `  V2 v" b0 f2 a1 g
* x0 O( N  _, w+ ~0 N, w5 H
无图无真相。我用logic画了10多年的原理图，我觉得logic不会出现这种低级问题的，因为我用9.5也已经两年多了。一直没出现。可能跟我良好严谨的设计习惯也有一定的关系
作者: denniszeng    时间: 2014-3-26 10:23
库创建时你把那两个脚指定为信号管脚，分配成同一个网络。;

% w2 N, b6 E& L  V$ X4 u这个很有可然.
作者: vmax    时间: 2014-3-26 12:14
jimmy 发表于 2014-3-26 10:10/ c3 j) @7 h( r4 T8 D9 |0 ^
发生这个情况有两个原因：
6 A$ D. f2 }& e. x* k+ D1，库创建时你把那两个脚指定为信号管脚，分配成同一个网络。3 ]  x, U0 A8 w
2，原理图的栅格 ...

. B  K7 H( L) H' w第1个没可能，第2点有可能。下次看来要特别留意了。
作者: jimmy    时间: 2014-3-26 13:09
vmax 发表于 2014-3-26 12:14( d2 ]* V6 Q* H) [9 G  Y; \
第1个没可能，第2点有可能。下次看来要特别留意了。

; K: @! b/ i& z4 n- v0 D  q3 a, y   你把其余器件和电路删掉，只保留这一块有问题的原理图发上来，自然就可以查到了。
作者: vmax    时间: 2014-3-27 11:30
jimmy 发表于 2014-3-26 13:09
: R! P0 D8 s& _' x1 W0 v' G7 p你把其余器件和电路删掉，只保留这一块有问题的原理图发上来，自然就可以查到了。

1 p* X; S+ P" m没有意义，我点击该网络线，发现网络号是可以自由选择的，也就是说可以手动设定为现有网络号中的一个。但实际上该板子我没有手动设置某条线的网络。
作者: 杨悦兮    时间: 2014-3-27 14:26
又不把图传上来还说没有意义？最简单的一句话有图有真相。
. X/ S5 g9 H+ c+ X% [觉得大师说的第二点应该是这个原因，我反正是遇到过。
  ^9 w. g2 ?' H2，原理图的栅格没有设置好，之前连错，然后删除，但由于栅格没设好，存在线头，默认还保留有原先的网络  
作者: sony1230    时间: 2014-3-27 21:16
我相信Powerlogic没有这个问题，但个人比较喜欢ORCAD,也用了十年了现在用16.3,比之前的版本严谨许多了
作者: zhishusong    时间: 2014-3-27 23:31
16.3 原理图从来不出问题，当然我不仿真的， 只导网表给allegro与PADS layout.
作者: jacobf    时间: 2014-3-28 08:05
作者: 饭牛    时间: 2014-3-28 10:19
上传文件来查一下.0 P* l6 }( j* {; G& q4 l3 h
用了好多年的 PADS Logic 从来没发出过这样的事情.
作者: willyeing    时间: 2014-3-28 11:02
我遇到过时自己不小心，连上了没删除彻底导致，跟软件无感，pads感觉是个非常不错的软件，从2001就开始用了
作者: 杜晓    时间: 2014-3-28 11:54
无图无真相~
作者: jen    时间: 2014-3-28 14:08
本帖最后由 jen 于 2014-3-28 14:09 编辑
4 N0 r: o# v+ @! u1 ]; k! q9 |  q
1 {4 ^# m* J9 u3 f這是不可能發生的事情，如果是軟體的問題 報廢的都要他們賠償
) n, U- {; T4 B- U' m

0328.JPG (126.47 KB, 下载次数: 2)

0328.JPG
作者: jen    时间: 2014-3-28 14:13
ECO 底下 Add Route 這個 icon 我直接拿掉，避免沒注意的時候，2條 net 直接連上! n( ?' N+ _$ r8 l( _1 f
作者: vmax    时间: 2014-3-29 09:58
发上来给你们看看倒也无妨。声明：LOGIC是可以手动设定两根线为同一网络。但我实际上没这么做。

test.rar

8.61 KB, 下载次数: 19, 下载积分: 威望 -5

作者: andyxie    时间: 2014-3-29 13:08
logic 应该有符号检查功能排除相同焊盘号的
作者: hunterwang    时间: 2014-3-29 19:43
我看了一下，是楼主加了网络名（或者是改了），这与软件没有关系。最好你将网络名打开，也便更好地检查你的电路。
作者: caomin198411    时间: 2014-4-1 08:37
为什么我导网表进去后不能自动更新网络呢，有时候一个非地pad会错误的连到地网络
作者: 飞天    时间: 2014-4-1 10:15
如果原理图是从其他原理图转换过来，或者封装时是从其他格式转换过来，存在这种情况。
作者: qjbagu    时间: 2014-4-1 15:14
胡说，都没有遇到，就你能遇到。蛇咬对头人，你能遇到也是正常。
作者: lht-tz    时间: 2014-4-1 21:56
jimmy 发表于 2014-3-26 10:105 r1 \& i/ t1 p3 p! B* S
发生这个情况有两个原因：( Y/ |3 l6 i& l
1，库创建时你把那两个脚指定为信号管脚，分配成同一个网络。
1 p' g; n. |( [. J- M2 A2，原理图的栅格 ...

! ^7 \! F" p& f2 t+ Q. d2 s3 @觉得第二点 比较多。我也试过一次。但layout的时候自己发现了。
作者: jimmy    时间: 2014-4-2 10:33
怎么可以直接在ECO命令下面进行PCB布线呢？这不相当于在高速路骑单车吗？多危险的
作者: 饭牛    时间: 2014-4-2 17:30
本帖最后由 饭牛 于 2014-4-2 17:38 编辑 ; L6 B% H/ d! i/ [" h3 d  f
vmax 发表于 2014-3-29 09:58
  ?9 q" k  d( _发上来给你们看看倒也无妨。声明：LOGIC是可以手动设定两根线为同一网络。但我实际上没这么做。
/ E  v; o  y: m1 Z* T& ]
4 [3 [) G' o+ d9 r7 h# O
我下载了你的原理图, 怎么复制粘贴也不会出现网络名一样的.
' ?- O4 i  U% k* U# X你的怎么就会一样呢?
作者: 饭牛    时间: 2014-4-2 17:39
vmax 发表于 2014-3-29 09:58
% L7 w7 G" Y) n0 S/ `: Q8 n: R发上来给你们看看倒也无妨。声明：LOGIC是可以手动设定两根线为同一网络。但我实际上没这么做。
. p& P( O6 g0 A- g
又分析了一下你的文件, 你的原理图不是 PADS Logic 画的, 是从别的软件那里导入的.
作者: vmax    时间: 2014-4-2 17:42
饭牛 发表于 2014-4-2 17:39
" @& b$ \9 B8 E1 D) I" J% ^4 C又分析了一下你的文件, 你的原理图不是 PADS Logic 画的, 是从别的软件那里导入的.
" o- j) d8 i  W( l/ c
最早从ORCAD导入的。但是导入后都在此基础更新了若干个PADS LOGIC版本了。之前版本没问题。



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2