找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划

板级电源完整性探讨:去耦电容对策

查看数: 1058 | 评论数: 12 | 收藏 1
关灯 | 提示:支持键盘翻页<-左 右->
    组图打开中,请稍候......
发布时间: 2014-1-30 18:21

正文摘要:

各位大侠9 l* ~) m7 X+ I" E( e & D- d8 g6 I  Q8 Q4 Q这是我一个裸板的(没有任何部件)仿真结果。 8 c+ Y- R  ?8 e& d5 i6 }假设目标阻抗为:0.84欧姆  B+ _4 s) ~% v. K& a+ w ...

回复

cousins 发表于 2014-2-7 09:41
VRM确实很重要,但是那主要是针对30MHz以下的
3 G1 ]& ~- T5 u$ x9 y1 \30MHz以上时,VRM的影响不大,当然前提是你不要用过于夸张的ESR和ESL。我的做法通常是把VRM的等效阻抗设置为0.001ohm以上,0.1ohm以下,具体设为多少,依照你的电压源的寄生参数决定,(不必做得过于精确,因为即使你用阻抗仪去测也会有误差,而且VRM设为0.1ohm以下的PDN在0-30MHz的变化已经不大了),这样你就可以看到30MHz以下的PDN。
3 I8 ^. ~5 M! j- p1 u至于这个公式,他其实没有直接告诉你,这个电容是理论上直接贴在IC pin脚上的,然而实际上,这是不现实的,所以理论公式只能帮助你得到一个方向,实际上贴片元件到IC pin的电源路径,地路径带来的寄生参数影响都要考虑进计算中,所以这部分必须依靠仿真帮助我们计算。6 b+ Z& e' L5 T: L% |7 Y+ x$ q
7878678 发表于 2017-5-25 21:00

  }* [2 i) R7 o0 C( v$ o6 i$ z- G学习
2209915744 发表于 2017-5-4 09:32
不知道
Dailow 发表于 2017-3-20 16:59
学习
Jay_cc 发表于 2016-12-15 10:05
哈哈哈。。。学习一下
Jay_cc 发表于 2016-12-15 10:05
不错,,,用的上
Jay_cc 发表于 2016-12-15 10:05
来学习知识, s- V/ N# ~1 @3 j7 _& g7 C
nelsonys 发表于 2014-2-4 13:16
再来一点, 倘若把VRM的串联电感值设得过高(10nH),按照Bogatin的公式,n>2PI x fmax x ESL / Ztarget, 得加上几十个电容才能把整体阻抗拉小。10-20个电容根本起不了什么作用。9 J0 _4 L) Z2 u3 W
VRM电感是和去耦电容的寄生电感串联的。
- J2 {) p! M7 @$ U. E  R$ v; V" X! L/ w* G9 v- R, ^  K
感觉能否设计一个精度高的PDN,VRM建模起着决定性的作用。各位看法如何?
nelsonys 发表于 2014-2-4 10:55
还有一点,只导入VRM model而不导入至少1个电解电容(数uF),是没办法看到低频段被压低阻抗的现象。这样的仿真可信吗?
honejing 发表于 2014-2-4 06:19
可以的,可先用0.1 Ohm串聯一個電感,電感值假定是數百nH~xuH,實際R、L值依你的VRM而定。3 E9 ]2 b; ]3 j4 A" g* F, q
另外水平的刻度調整一下,讓觀察的範圍左xMHz ~ 百MHz 極大化。
关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-10-18 23:22 , Processed in 0.066789 second(s), 37 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表