|
本帖最后由 zhongyiwaiting 于 2012-10-8 19:44 编辑 2 M4 d. G X, u. \, z
; h4 j8 n0 y; H2 k O( Z% S
顶起!
4 r! q, p& G f7 Z看目录,这本书应该是侧重IC版图设计的吧!" ]: u" k3 C6 t; F' h. t. U
; t3 K% R& z& T
SEE:http://www.tushucheng.com/book/3083082.html ~, z: [4 q4 h% A/ t* [
+ `+ I' b8 h' y" x+ @内容提要:# N; a9 ~6 G! F) u$ k/ t1 e
李扬、刘杨编著的《SiP系统级封装设计与仿真——高级应用指南》介绍了SiP系统级封装的发展历程,以及当今最热门的SiP技术,并对SiP技术的发展方向进行了预测。 % F- J: u0 q2 G5 r) M4 Z! `+ X
本书重点基于Mentor Expedition Enterprise Flow设计平台,介绍了SiP设计与仿真的全流程。特别对键合线(wire Bonding)、芯片堆叠(Die Stacks)、腔体(Cavity)、倒装焊(Flip Chip)及重分布层(RDL)、埋入式无源元件(Embedded Passive Component)、参数化射频电路(RF)、多版图项目管理、多人实时协同设计(Xtreme)、3D实时DRC等最新的SiP设计技术及方法做了详细的阐述。在本书的最后一章介绍了SiP仿真技术,并通过实例阐述了SiP的仿真方法。 ) C* H+ k5 [7 f3 R8 O0 W: b
《SiP系统级封装设计与仿真——高级应用指南》适合SiP设计用户、封装及MCM设计用户,PCB设计的高级用户,所有对SiP技术感兴趣的设计者和课题领导者,以及寻求系统小型化、低功耗、高性能解决方案的科研工作者。目录:
% _& K' M: e" L9 A第1章 Mentor公司SiP设计仿真平台
& F* D) E s4 y6 g1.1 从Package到SiP的发展 , ]* d7 c5 z; O0 b4 b) a
1.2 Mentor公司SiP技术的发展 8 v& P6 H' z( M
1.3 Mentor SiP设计与仿真平台
- U5 }3 h) R- j7 ~' ?1.3.1 平台简介 + D2 f& J# j% d
1.3.2 原理图输入
' f$ N r& V$ N7 W+ ^1.3.3 系统设计协同 8 B) u1 i# M$ w0 F y0 ]
1.3.4 SiP版图设计 4 l% h4 L& p. N5 n! S7 {2 t
1.3.5 信号完整性和电源完整性仿真
: L( y' P+ R; d7 V1.3.6 热分析仿真 : e5 I) s h: t0 X
1.3.7 Mentor SiP设计仿真平台的优势和先进性 - M _1 l. I8 }
1.4 在Mentor SiP平台中完成的项目介绍 $ D0 i0 y4 ~* l3 Y3 g3 V
第2章 封装基础知识 8 c& H F& q6 ~
2.1 封装的定义与功能 5 S1 I5 | f9 d- s; q
2.2 封装技术的演变与发展
2 p6 ^; W3 {) w+ B7 T2.3 SiP及其相关技术 * A' B' P- w( _/ P; P% y& D7 d
2.3.1 SiP技术的出现 . t0 H4 {4 V u& ^; \- d
2.3.2 SoC与SiP " i, Y8 I4 t' K& f3 K
2.3.3 SiP相关的技术
7 C( ^; F6 S% u7 P" B4 \* |; v2.4 封装市场发展 ; O' \; w9 o# w9 `' m& r! O
2.5 封装厂家
8 Y6 f8 v, t+ {& B2.5.1 传统封装厂家 ' s4 I* n: A$ G* k- T& Y8 H
2.5.2 不同领域的SiP封装企业 8 r+ i0 p" H5 {$ t
2.6 裸芯片提供商 * f! u* ]) R7 v) _1 ]) D' M
第3章 SiP生产流程 2 [6 C7 e# N! y6 |, w& D( C0 R
3.1 BGA—主流的SiP封装形式
- `7 p' @( C: \- q6 {- \& R! u3.2 SiP 封装生产流程 ) j1 A* }6 A: f) ?$ ^
3.3 SiP封装的三要素
6 V# y0 }/ N$ S- ~ y8 n; f% k第4章 新兴封装技术 6 p F4 ^; i& u8 w' Q" U, ^) S& b7 ^
4.1 TSV(硅通孔)技术
+ I- F2 _6 D0 r4.1.1 TSV介绍
8 U J2 I& }9 y5 L+ O' Z8 w2 b4.1.2 TSV技术特点 + i# c/ ^2 T+ ?' ~1 }* p. S( ]/ g
4.1.3 TSV的应用领域和前景 4 k8 ~2 k0 [" q
4.2 IPD(Integrated Passive Device)技术
2 Z$ I( @1 X. z0 O& Z6 R/ z4.2.1 IPD介绍
& w) s, ~% ^4 c' e9 z4.2.2 IPD的优势
?1 |& m; Q, a. `' A- Z a' _8 D4.3 PoP(Package on Package)技术 ! `! t( G4 t# o$ h2 s
4.3.1 3D SiP的局限性 " ^% W! e* q' E- M
4.3.2 PoP的应用
5 x' D# C$ _3 ]" x6 E4.3.3 PoP设计的重点
) k Z: R) i9 o4.4 代表电子产品(苹果A4处理器) ; J; V6 t, H X; a# b @
第5章 SiP设计与仿真流程
, _9 H5 n6 j8 f3 b9 K1 B9 v5.1 SiP的设计与仿真流程
% l- X5 z6 O% H; o" u: [0 r5.2 Mentor环境中的设计与仿真流程 * L! V! t: L) t( ?; J2 j
5.2.1 库的建立
/ g# N* s) i2 Z$ N s0 Y5.2.2 原理图设计 z$ r; A) U8 {# Y9 p6 d' R, ?
5.2.3 版图设计
$ {4 W( B6 s4 |7 K5.2.4 设计仿真 & X2 |+ R. v8 [
第6章 中心库的建立及管理
3 ]* t) C7 F- h+ t6.1 中心库的结构 ' Z2 ?) N4 x" h
6.2 Dashboard介绍 9 C% J$ ]$ |& @- W* x$ `
6.3 原理图符号库的建立
/ Q, c: e# A" s' ~! x0 ~' A6.4 裸芯片Cell库的建立
' z5 u: q- j/ M" j9 ]6.4.1 创建裸芯片Padstack
& _- j3 g# J/ o) I7 h6.4.2 创建裸芯片Cell
% G! x; f* [3 J) [6.5 BGA Cell库的建立 2 {' S# e, {1 L7 G% l" `
6.5.1 创建BGA Padstack % L* `& J; Q6 `+ S O6 R
6.5.2 手工创建BGA Cell
2 o$ A5 H1 q; _! S, r6.5.3 使用Die Wizard创建BGA Cell
) W- l; P! x; f7 y/ {6.5.4 LP Wizard专业建库工具
3 F: T2 {, x1 P6.6 Part库的建立
7 P7 W( q! R) |- s4 c* W7 `6.7 通过Part创建Cell
, x; T# t/ ^4 P; ^, u/ V3 ^! O第7章 原理图输入
# N4 K( o3 |1 K4 Z. h j5 X# l5 Z) X7.1 网表输入 " P6 t! h w2 M
7.2 基本原理图输入 1 v( A9 F& {9 M7 ]
7.2.1 启动DxDesigner
+ m: o6 Z+ a2 J2 ^! {# R7.2.2 新建项目 6 B/ p! y' ]- d% J) P5 {- G& Q
7.2.3 设计检查 2 ]9 d1 v4 p+ X: s, I# m! g& _( Z
7.2.4 设计规则设置 5 h0 {' k! Y# T S- S
7.2.5 设计打包Package
/ ^7 N' }' ]* G5 k4 g& J7.2.6 输出Partlist
: B+ U8 w1 z9 D6 v% a7.2.7 原理图中文输入
, R `& n- E9 L) \6 `7.2.8 进入版图设计环境 8 K0 O- F4 {& G; ?& t& k! ?5 r7 e
7.3 基于DxDataBook的原理图输入
! D- w, b- m* U( Y+ S7.3.1 DxDataBook介绍 . G( K; v( I9 V/ h& P
7.3.2 DxDataBook使用
5 O/ }* y1 r# ?% y3 ~7.3.3 元器件属性的校验和更新
) b: ]; d7 J# K$ F6 `& A第8章 多版图项目管理与原理图多人协同设计 & f/ T8 B9 t! H+ z3 M
8.1 多版图项目管理 . I( Z7 s" \* J. a! q( x8 o
8.1.1 SiP与PCB协同设计的需求
* f* ]' N1 f7 `. K V- S9 a8.1.2 多版图项目设计流程
; K: \! Q0 i9 \. ^& ?8.2 原理图多人协同设计 ! f$ n* e; x7 n5 N7 w! F
8.2.1 协同设计的思路 n' L1 R2 T6 j& |' i) |
8.2.2 原理图多人协同设计的操作方法 ! K; e, ~0 O7 J* i$ R0 ?
第9章 版图的创建与设置 . M: l1 r8 s0 v& s
9.1 创建版图模板
4 |# f0 N6 T9 N, A" T2 j9.1.1 版图模板定义
0 {" c& n/ b) s3 X- ~8 i7 b9.1.2 创建SiP版图模板 ) T d, C; t( A/ K7 d
9.2 创建版图项目 / g4 p- F7 R8 t$ P
9.2.1 创建SiP项目
6 s6 O3 U% `/ C( ^! ]9.2.2 进入版图设计环境
/ H" q! A& _7 C& T- A2 V+ O9.3 版图相关设置与操作 ) O& w) s# i% u c
9.3.1 版图License控制介绍 ; ~0 E3 P f" I3 j$ I4 c1 C
9.3.2 鼠标操作方法 0 I7 z/ T7 B4 S6 e6 N& u K- Z E# v
9.3.3 三种常用操作模式 4 a* F4 \ V) h ?$ p9 D" c8 Q0 A
9.3.4 显示控制 Display Control K1 Q$ U" v9 T( S k1 d Z) [
9.3.5 编辑控制 Editor Control + n/ \$ B( b4 k0 c% F$ g# S( ]$ g
9.3.6 参数设置 Setup Parameters
# z2 Z1 l& _, R* s& ]8 a/ Y9.4 版图布局 + H! z! D$ t9 l- ^; O% l
9.4.1 元器件布局 + b; k: W' x- c9 ]
9.4.2 网络自动优化
1 }. p1 g- m' B8 c) m( n9.5 版图中直接查看原理图-eDxD View ! @7 ^# E; a* @: U! R8 p2 @' C
9.6 版图中文输入 % o! l ~3 {8 \& _' J+ k
第10章 约束规则管理
8 \. k7 J1 D+ O- g" S5 u* v1 j10.1 CES约束编辑系统 ) H2 |# `/ G3 G2 ^3 \+ P5 D
10.2 方案Scheme
$ B1 s8 Z* S9 D10.2.1 创建方案Scheme
: q0 _5 l* D B- D8 r% b5 r3 m, K5 y10.2.2 在版图设计中应用Scheme " E: ]) x+ `, `8 N7 ^1 ?5 E' n
10.3 定义基板的层叠及其物理参数 3 j/ Z0 R- o' S# `2 g+ y x
10.4 网络类规则 Net Class
+ m6 C4 m6 S9 c0 p2 q: d10.4.1 创建网络类并指定网络到网络类 / L- a' M, K; P/ G7 Y& v9 h$ N# W
10.4.2 定义网络类规则
' W2 e, U" _: x% j. ~3 u10.5 间距规则 Clearance
7 f( n1 D( e' D0 N9 z10.5.1 间距规则的创建与设置
) y& J+ L3 ?# W10.5.2 通用间距规则 $ i! E! y9 G& D+ D; B
10.5.3 网络类到网络类间距规则
2 m6 Z5 { X$ ?! f1 A: b l10.6 约束类 Constraint Class * J9 v6 I* L( q& f8 v S
10.6.1 新建约束类并指定网络到约束类 # l0 [6 E5 G$ f0 U
10.6.2 电气约束分类
$ `+ Y5 V7 o) M- t: ~- w* H8 O+ y10.6.3 编辑约束组
% j# o' X6 z9 Y2 Z; ^0 l/ }10.7 CES和版图数据交互
; s" s2 |5 h6 v; a1 J$ L( d7 Q第11章 Wire Bonding设计 & r4 [0 N" i" X
11.1 Wire Bonding概述
R6 [8 Z2 ^2 z7 c% `6 ~11.2 Bond Wire 模型
' V; N3 h" {$ G6 y; O+ s- _& y& N11.2.1 Bond Wire模型定义 % X# B) V6 |% v p6 {5 k' B& G
11.2.2 Bond Wire模型参数
" Q% I9 E3 z" b" j8 t5 s' `11.3 Wire Bonding工具栏及其应用
; B* j$ S5 v5 n. I11.3.1 手动添加Bond Wire
, h2 m( ]. i) I# }+ `* e11.3.2 移动及旋转Bond Pad ' p1 r0 V3 D5 ~8 |8 Q- N
11.3.3 自动添加Bond Wire及Power Ring
* l& i8 p; x ^! V7 q% q( S11.3.4 Bond Wire规则设置
3 |0 y5 V- u: O! `& R* z11.3.5 实时Bond Wire编辑器Wire Model Editor
+ h2 P+ }$ q' |+ o/ g! t' f0 S第12章 腔体及芯片堆叠设计 ( g2 Y2 I% ^% m% Z8 O
12.1 腔体Cavity 6 X) R* U$ ^8 W5 Y; Z
12.1.1 腔体的定义
$ Z: }$ ]* j+ E2 ^2 Z3 }3 d+ J12.1.2 腔体的创建 " d* R8 F$ h1 s% D+ l; Z+ B8 P
12.1.3 将芯片放置到腔体中 ; i2 C1 Y& a, l
12.1.4 在腔体中键合 ; [8 @2 b1 M' H; {& F! a
12.1.5 埋入式腔体设计及将分立器件埋入基板
' f: y' r6 c2 p8 f1 K C) h' M12.2 芯片堆叠 H0 O0 W7 m" j- ~
12.2.1 芯片堆叠的概念 : S' R# U; u; b; ^4 @! P" g7 a2 R
12.2.2 芯片堆叠的创建 % s/ V% C) ]% l( @; ]4 \
12.2.3 并排堆叠芯片
9 ?' Q6 g% ~3 ^: N3 H12.2.4 调整堆叠中芯片的相对位置 $ @* E$ L8 a& q; f: G: Y4 o
12.2.5 芯片堆叠的键合 * P h1 P1 X( Y+ v0 U
第13章 FlipChip及RDL设计 + K+ t2 H* p8 a- E! M
13.1 FlipChip的概念及特点
! W! @( X7 k/ d# B6 k+ w/ ]+ D5 z- u13.2 RDL的概念 1 X t7 O5 c# ^7 r" o
13.3 RDL设计 . K9 m ]- _. b6 w; a# L. ]
13.3.1 Bare Die及RDL库的建立 " c' J, p. g- n E2 O. l: x3 E
13.3.2 RDL原理图设计 4 N$ P: \! A \! L- a; y5 r
13.3.3 RDL版图设计
1 `' y, a' ~( ^. M# B13.4 FlipChip设计 # |' Z( R& T3 x: O
13.4.1 FlipChip原理图设计 0 d; r: X- c( u! V d, w- R1 w+ M
13.4.2 FlipChip版图设计
, |: c3 [1 u# {0 f0 ^! {+ m: X% p第14章 布线与敷铜
- q: T, f+ y- |: S/ t( J14.1 布线 ! A( w3 j4 ~1 r: k* }
14.1.1 布线综述
1 y7 U9 M. {5 o8 K- b+ w( h7 [14.1.2 手工布线 5 E( V/ i5 H: _# j9 ~ q* d5 K
14.1.3 Plow布线模式
U% r% h% O7 `9 I3 i# [14.1.4 Gloss平滑模式
/ {3 z; I3 k+ D! p14.1.5 固定Fix和锁定Lock
; [2 D+ D( `- q; _14.1.6 层的切换
' `' n3 `4 C0 k o0 ~7 ^* {8 k. Y14.1.7 移动导线和过孔
, g* l2 T& R# L% g: B) b7 B/ j/ S14.1.8 电路复制
; N, w# `; j$ d14.1.9 半自动布线
2 L6 N0 v+ T8 |8 C3 ` s14.1.10 自动布线
8 d; t# D/ f: p3 K5 P5 a14.1.11 差分对布线
; t" y& P: J! o1 d6 F% O0 k0 W5 _14.1.12 长度控制布线
' |* q* Y. p$ K! i8 @; c! o14.2 敷铜 ; v X# Z* Z3 H* H, H/ k
14.2.1 敷铜定义
+ x3 E+ e6 y5 {* B* }1 R6 a7 e' F0 V14.2.2 敷铜设置
$ Y1 R& e' R+ ]/ g- M; \14.2.3 绘制敷铜形状
. N0 q$ R- J' L: o/ l' K14.2.4 修改敷铜形状
; n; ~" J. T- d& {2 j14.2.5 生成负片敷铜 k3 T4 ~; O* m4 W3 ~; {$ P3 M
14.2.6 删除敷铜数据 * L1 W6 q" c5 f6 s) x7 }- S
14.2.7 检验敷铜数据
0 q. v/ h7 d- c P2 e9 w/ @! w; G* J第15章 埋入式电阻、电容设计
5 N7 \# h. F8 {0 Q! t4 o$ s- n15.1 埋入元器件技术的发展 c& F0 T% J" H, s0 i5 x
15.1.1 分立式埋入技术
z7 i+ I, |; A( A/ W15.1.2 平面式埋入技术 2 Z U7 h$ e- M I% J1 P1 z; t! c
15.2 埋入式电阻、电容的工艺和材料
$ `1 G7 q- d/ |9 b$ k& v6 u15.2.1 埋入式电阻电容的工艺Processes " a q9 B& Y5 d
15.2.2 埋入式电阻、电容的材料Materials 3 g P% V- _3 L+ m, ]) p6 [/ M
15.2.3 电阻材料的非线性特征
/ L( t$ g7 L: |5 ]. s7 B15.3 电阻、电容自动综合
0 q8 R- U/ I2 B5 L3 V9 x; F# ^5 c; {; c0 s15.3.1 自动综合前的准备 ' Q# w6 h, R \5 u! E
15.3.2 电阻自动综合
: u" _% H/ m# M j15.3.3 电容自动综合 4 {6 J" r- c {+ n& B9 Z# ^" t3 R
第16章 RF射频电路设计 : S9 ]. x# ~9 n+ x
16.1 RF SiP技术 . i" Z7 {3 Q( u4 H$ K! n! T& I
16.2 Mentor RF设计流程 " [+ g* C5 e) J% u/ A
16.3 RF原理图设计
. @ H& ~& ] ]% G) Y/ B16.3.1 RF元器件库的配置 $ j5 F( o. ~% v y2 ^: z2 h( h
......6 W) H. O* O9 G/ q
2 {! \" N @# _& X0 F2 t% z |
|