EDA365电子工程师网»技术社区 › 电子技术社区 › Allegro&Orcad PCB论坛 › 为什么allegro 同层的pin 连线有pl 错误而在引脚上打vi ...

为什么allegro 同层的pin 连线有pl 错误而在引脚上打via 后就没有了

查看数: 655 | 评论数: 5 | 收藏 0

关灯 | 提示：支持键盘翻页<-左右->

帖子模式

ztg328

发布时间: 2012-6-18 23:05

正文摘要:

这是什么原因呢

haitun020420 发表于 2012-6-27 16:13

1.你要保证constraint manager里same net spacing 设置要正确，如图a中options栏位对应的值应为true;
2.菜单栏中Analyze->Analysis Modes->Same net spacing Mode->全打勾；
Physical Modes->Pad-pad direct connect->on;

你可以参照试试~

a.png (36.3 KB, 下载次数: 0)

zhangxingyun 发表于 2012-6-27 15:04

拉线的时候把右方Find里的选项都勾选上。

未命名.jpg (15.31 KB, 下载次数: 0)

speedymym 发表于 2012-6-27 13:35

楼主，你这个问题解决了吗，我现在也是这种情况，很烦人啊，以前只要从焊盘拉一下就可以的，求指导

ztg328 发表于 2012-6-19 18:39

怎么从正中心出线呢以前只要在脚上就能拉线了

routon 发表于 2012-6-19 09:34

走线必须从pin的正中心出线

相约鹏城|11.15-19高交会X慕尼黑华南电子展X华南电路板博览会X半导体显示展: 高交会 - 智能制造、慕尼黑华南电子展、慕尼黑华南电子生产设备展、华南先进激光及加工应用技术展览会、华南电路板国际贸易采购博览会、机器视觉展暨机器视觉技术及工业应用研讨会，将于2022年11月15日-17日在深圳国际会展中心（宝安新馆）举办，展会立足粤港澳大湾区，辐射华南、西南及东南亚市场，为经济复苏献力。

查看 »