EDA365电子工程师网

标题: DDR Flash 布线处理 [打印本页]
作者: 静音    时间: 2012-6-4 17:45
标题: DDR Flash 布线处理
大家好，请教一下，DDR flash里面的DQS线必须包地处理吗？
5 h5 p( z# e5 l  y' N- T空间实在有限，请大家支招。。
作者: wwddss_1976    时间: 2012-6-4 21:12
本帖最后由 wwddss_1976 于 2012-6-4 21:22 编辑
. ^2 C  L- \2 @. s7 o! x5 }0 z$ ]; P# w+ f& u4 z, H1 |0 |- W8 Q
不需要，不知道你用几层板，最好地址和数据分组分层布线，并加大各分组间间距就行,参考 DDR2_Layout指导手册.pdf (782.95 KB, 下载次数: 193)
作者: eeicciee    时间: 2012-6-4 22:40
wwddss_1976 发表于 2012-6-4 21:12
7 d5 M+ W! ^2 M  e$ S不需要，不知道你用几层板，最好地址和数据分组分层布线，并加大各分组间间距就行,参考

: Y8 D; a7 l7 ?4 j  d! Y好东西呀
作者: 静音    时间: 2012-6-5 09:00
wwddss_1976 发表于 2012-6-4 21:12
$ a7 Z+ c1 G8 m, q, j# q0 d* O不需要，不知道你用几层板，最好地址和数据分组分层布线，并加大各分组间间距就行,参考
  s% X. U; }+ V' s4 Y/ ^
DDR Flash 8位的，只有8根IO，其他就是控制线啊。
) [, m( `* W: o& o我用的是四层板。
作者: lilinyf    时间: 2012-6-5 09:04
应该用到不止一颗，至少两颗吧，然后才有分组的概念。
作者: rx_78gp02a    时间: 2012-6-5 09:52
多层板不用包地，双面板因为参考层很远所以使用包地进行阻抗控制
作者: 静音    时间: 2012-6-5 15:39
rx_78gp02a 发表于 2012-6-5 09:52
; C4 t* |( M- A" e" D% `多层板不用包地，双面板因为参考层很远所以使用包地进行阻抗控制
9 b9 l; ]: m8 I$ h1 f& w
DDR FLASH的DQS线要进行阻抗控制？是50ohm吗？: E& M# a+ L, S+ r- z) t. A
另外我的IO，做到间距5mil，有没有问题呢？+ ?: t# t/ }' `. h
谢谢
作者: 静音    时间: 2012-6-5 15:40
lilinyf 发表于 2012-6-5 09:04
, x) D' c  W* o4 C2 D6 [7 A应该用到不止一颗，至少两颗吧，然后才有分组的概念。
$ N& a$ z  k) j1 _) G
恩，我走的星性拓扑，打孔，分别连接到了两片Falsh。
作者: wwddss_1976    时间: 2012-6-5 22:11
Flash可以，DDR2最好是用菊花链或是飞线拓扑结构
作者: wwddss_1976    时间: 2012-6-5 22:14
静音 发表于 2012-6-5 15:39
# d7 I$ F0 i$ _% jDDR FLASH的DQS线要进行阻抗控制？是50ohm吗？) ^( J1 H. x* P6 K( q, A2 b* H
另外我的IO，做到间距5mil，有没有问题呢？
6 N; `$ p+ W0 L7 |; k8 z% F$ n谢谢

& ]9 z9 U2 L/ o7 T% rFLASH好像没有阻抗要求，DDR2是50ohm；间距5mil一般是没有什么问题的，不过铜厚好像只有0.5OZ，咨询你的PCB制作技术人员。



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2