EDA365电子工程师网

标题: 布局布线成这个样子是不是很悲催？？！！如图 [打印本页]
作者: jinqiankun    时间: 2011-7-1 11:43
标题: 布局布线成这个样子是不是很悲催？？！！如图
如图,图可能不是很清楚

未命名.jpg (128.86 KB, 下载次数: 43)

未命名.jpg
作者: jinqiankun    时间: 2011-7-1 11:46
布这种BGA+匹配排阻+DDR2线，有什么好的方法吗？请高手赐教！  Q0 c5 W* p! \0 Q7 P$ D
作者: wjzter    时间: 2011-7-1 12:15
确实很悲剧，你的排阻就不能稍微摆顺点么？看得那么别扭，bga一般外面两排不用打孔，直接往外拉，各人习惯不一样，一般都是先把线拉出来然后再调，一开始你器件放置的时候就要看飞线的大致情况，那样后面调才好调
作者: wjzter    时间: 2011-7-1 12:16
还有，你就不能把栅格关掉么？你这样看不累啊？
作者: penny190    时间: 2011-7-1 13:11
我也習慣有格點
作者: wzh314    时间: 2011-7-1 14:00
走线设置成白色的，跟格点一样的颜色，能看清楚吗？
作者: ai小叶    时间: 2011-7-1 14:15
我刚学布线哎
作者: wzh314    时间: 2011-7-1 14:27
回复 ai小叶 的帖子8 s9 l9 c$ r5 u$ K

% _+ [$ a% w, Z* ]0 O哦，设置下颜色吧！然后所有的鼠线都打开，再根据鼠线摆放下元器件！再走线啊+ ^9 f5 J* u. h7 K7 P+ {
作者: moioye    时间: 2011-7-1 14:32
不知道你们那边对地址线要求怎么样，最好是走Y型走线，你这样可不行吧。还有就是把BGA里面的两组DATA线可以带出去在外面接。就不会太绕了！
作者: wangxs_song    时间: 2011-7-1 19:01
走F型也是可以的，看看手册吧。
作者: dsws    时间: 2011-7-1 22:40

- u/ B! `: z: m; H0 ^1 A  e
, E3 P  S+ F9 z* N) t
; N& }5 z& G) {. a6 V ' C1 c+ ?$ i" s, X4 C
作者: dsws    时间: 2011-7-1 22:41
32位 两个内层
9 G5 p( @% b2 S' n嘿嘿！, }4 Y& s  w* v
作者: zwzlove    时间: 2011-7-2 00:22
标题: 一定能走出来的
本帖最后由 zwzlove 于 2011-7-2 01:35 编辑
, V$ w. {3 n6 _" R1 Z' H- U# O3 Q! U7 U
一定能走出来的
$ t- `2 [/ m' e# V/ |8 N
作者: daleprove    时间: 2011-7-3 08:47
11L的这几张图不错，学习了。。。
作者: anjing200707    时间: 2011-7-3 10:48
排阻怎么不对对齐，看的好别扭。。
作者: anjing200707    时间: 2011-7-3 10:49
排阻怎么不对对齐，看的好别扭。。
作者: bluemare    时间: 2011-7-3 12:04
11楼nb啊
作者: dsws    时间: 2011-7-3 13:41
回复 anjing200707 的帖子, J! g: N9 P9 U: y+ M- t1 u4 \
, h" I  t' z% }% ]. Q0 [/ _
相同封装器件等距对齐
作者: 嘻漂漂    时间: 2011-7-3 18:50
ddr2做的挺好的，赞一个
作者: dsws    时间: 2011-7-4 09:58
贴个没有串阻的DDR2,想看看大家是这么设计的，一起讨论下：" `* N& f6 A! h* \

! b% o& q4 ?* k* h1 `9 l 4 f1 C: q9 a( R0 @6 @5 X2 J; J
6 h, \) F2 t, d/ G
作者: lidin    时间: 2011-7-4 12:41
本帖最后由 lidin 于 2011-7-4 12:43 编辑
: C6 V3 C: ~. O, ~- Z4 h* A, y8 h& ^. U8 v/ H0 Z: w
1.。。。。。。。
2 W' l+ u9 c& E' K& l$ b
$ m* q# z! x  l! k
作者: jinqiankun    时间: 2011-7-7 09:00
谢谢诸位
作者: wangjing    时间: 2011-7-7 09:06
还弄一头像...
作者: DXP0629    时间: 2011-7-7 09:22
要学习的事情还有很多啊。
作者: ximiga    时间: 2011-7-7 13:41
晒晒 & c+ r7 }- ~; T1 m

0 c! Y8 k7 u& h
$ R1 S) a' I. ^
0 g" }( u' k8 W / G$ X7 A% ?* b9 h. {' u. y: m1 N

7 Z( h" v5 U1 u, c) k; g( i  h7 o) H( }$ D  C

22.GIF (11.32 KB, 下载次数: 0)

22.GIF
作者: ggm_1029    时间: 2011-7-7 14:41
的确够悲剧的。
作者: belmondo    时间: 2011-7-7 16:53
如果是拿现成网表 再进行设计 一般做网表的人会考虑到走线顺不顺的问题 一般DDR和排阻多的情况下 以BGA的中心点引出的中心线为基准 轴对称放置 会对布线带来很大方便
作者: fsq2011    时间: 2011-8-4 23:03
11楼的好东西啊...
作者: routon    时间: 2011-8-5 17:02
dsws 发表于 2011-7-4 09:58 " ]2 p9 u4 p1 C# C
贴个没有串阻的DDR2,想看看大家是这么设计的，一起讨论下：
! _+ N0 B" e/ W3 r* U; M9 v
赞！
$ T, O5 D. I  q. w& G5 ]1 Y, {% j
作者: pengsandy    时间: 2011-8-6 11:50
看了，看来DDR走钱真的很难# A0 ?* v. E: [  {0 A
作者: dsws    时间: 2011-8-9 21:40
DDR2设计是有规律的 理顺了不是太难的
作者: gaojing_1990    时间: 2011-8-12 21:49
前辈们,厉害呀...



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2