FPGA实现PCIe设备时的一个问题【图已补上】

cuizehan

我用的xilinx v6-lx130t-ff783-2的FPGA，来实现一个PCIe设备，整个系统的结构如下图

3 {7 [# r6 k. `4 O- s; XFPGA所在的板卡通过一根Cable连到PCIe转接卡，再通过金手指插到主机的PCIe插槽。

上图中只画出了PERST#信号的拓扑结构。


9 `# F0 e5 I- A9 f正常的PCIe设备启动过程如下图
  

预期的正常情况是：

         1. 设备卡先加电，因此电源一直处于稳定状态，初始时PERST#被上拉到高电平。
4 c- n6 I) I7 ]5 i. C# }1 L         2. 启动主机，在主机POST过程中，PERST#被拉低一段时间，使所有的PCIe设备复位。
* a2 D; X% J8 i6 g         3. 经过一段时间之后，大于tPVPERL，设备完成复位，准备好传输数据，主机撤去PERST#，设备开始工作。


& Q/ C' O+ y" V, |' K' ^但是现在的情况是：
5 J5 w7 R: d" ]- Z8 _8 V/ o
. \. V$ T. S8 f. [; s         1. 如果设备卡不加电，则主机能够正常启动。
8 s5 O5 x2 u! L; Y! ~         2. 如果设备卡加电，则主机不能启动，显示器没信号，cpu、显卡风扇转速都很低，没有出现滴滴响声。
* _+ F% S% b$ x/ N

; ^; t4 g- A$ _% c我通过chipscope抓取了PERST#信号，发现设备卡加电时该信号时高时低，持续时间都不会超过1ms。

- v* z  i: T+ z; [) X我做了如下分析：

         1. 通过万用表测量，发现主机上所有的PCI、PCIe插槽的PERST#引脚都是相连的。
         2. 因此正是PERST#信号的时高时低，使得主机的所有PCIe设备都不能正常工作，包括显卡，因此显示器会没信号，进而不能启动。
4 t) D- }- ^' Z2 w8 w+ z# ^
, B, W% u' n+ Z3 b但是我不知道是什么原因造成了PERST#信号的时高时低，从系统的拓扑结构来看，当主机撤去PERST#的低电平时，PERST#应该被上拉到高电平才对。

图中的3.3V - 2.5V电平转换器用的TXB0108芯片，参考的是xilinx ml605的原理图，因为v6的pcie核PERST#要求是2.5V电平的。

cuizehan

把FPGA卡上的4.7K上拉电阻去掉后，问题还是存在

cuizehan

回复 1# cuizehan
/ l% h- w4 ~1 e# \. c7 u) V& I
0 u& N( {! q* o" w! G
; M: W( c# h1 t8 s    昨天发现是由于4.7K电阻的上拉能力不够，不能是perst复位为高电平，换成了470R的就可以了。
+ `8 ]- Y4 h4 d8 X) Y2 x; R" S& _
$ U( G9 x. K1 V  ~7 z  v但现在仍有问题，我把0R电阻换成了开关，
      如果设备卡先上电，此时把开关合上，由于主机还没有上电，此时perst被拉低，相当于对pcie硬核进行复位，把开关断开，设备卡上的perst被拉高，同时与主机隔离。这样就相当于手工复位。此时如果启动主机，一切ok，通过PCItree查看配置空间，发现BAR也分配了相应的值。
$ T: \# l) w+ n% g# |) j  W* c: L      如果设备卡先上电，开关一直合上，然后开启主机，主机POST过程中会发一个perst的低脉冲复位所连的所有PCI设备，包括我的设备卡。这样主机也能启动，并且通过chipscope查看链路状态也一切正常。可是通过PCItree查看配置空间时，发现BAR为0，并没有分配物理地址。

一直想不通是怎么回事？
有谁对BAR的分配过程比较熟悉的吗？

lianghaouestc

正好  我也要做这个。
我用的是V5的。怎么联系楼主啊，需要向你学习。要不加我379805328  多谢