从BGA 出线 3mil， 后走4mil， 会有阻抗问题吗？

osakau

从BGA 出线 3mil，  后走4mil，  会有阻抗问题吗？
什么情况下要特别重视？

sleepyingcat

会有，但是问题不大。

numbdemon

原帖由 osakau 于 2008-4-8 10:11 发表
. D8 a( ?  W2 B/ z3 n* q从BGA 出线 3mil，  后走4mil，  会有阻抗问题吗？
什么情况下要特别重视？

6 r( R# T) I4 H4 G, Vfanout用3mil线宽，出来后用4mil，这是无法避免的
但是要保证fanout的长度在可允许的范围内

osakau

谢楼上各位，0.5 pitch mm 的bga ，fanout 3 mil有规定长度，but 不知道多长才是在正常范围内， 系统频率400M，  
* D; X( [( o/ f) `' `3mil 到4milde转换有些不用过孔，在同一层!

libsuo

从信号完整性角度考虑，还是不建议这样做。
- r# f0 u3 M) ^7 @  z- E; ^当每一处线宽变化的地方，都会引起传输线瞬态阻抗的变化，必然带来信号的反射。
对于信号线，因为电流不是很大，所以不用过多考虑阻抗大小对于线路的影响。相对而言，保持线路的阻抗恒定更加重要。
所以只要加工工艺能达到3mil，你还是一直走3mil线最好，在焊盘或者过孔处为了连接的稳固，焊盘牢靠而添加泪滴作为可选考虑。
时钟线一定要考虑阻抗匹配。
6 ^. V  @. j( k4 z9 [) D4 Y
目前对于过孔处阻抗如何变化还没弄明白，有待继续学习。

yli

是很常见的，一般BGA都会有区域规则设置然后会出现线宽不一样的现象，导致阻抗不匹配。

0 b7 i7 S. y8 u( ]* J1 |' p, m! K我想如果只是从BGA那一段线很短一般是没问题的。

chunquan2000

学习一下

liqiangln

这个不是问题，做大ASIC设计是常用的事情
" r4 S: U% A- c* [# X# P
1，如果是T端，fanout出来后通常加串阻，如果不加，3mil的阻抗大于4mil，增加的阻抗可以归为输出阻抗，带来的影响很小。
8 `3 Q; d- X9 u) Z
7 W+ S2 {  @' S: ^5 ]* G4 V2.如果是R端，就是会引起反射，就看你是什么电平，如果400M，估计是LVDS的信号，或是差分的，这点影响，呵呵

stupidboy

这个变化很小，应该没有什么问题吧

guyun236

我觉得没什么问题，这在做bga布线时常有的事情呀！一般长度都比较短，不会有什么问题的！

zl_20080407

学习了

zhangcaihong

这点影响不用怎么去考虑的,

msoh

tyitityiy

jimliu

这个变化很小，应该没有问题!

yadog

ms bga扇出都有宽度变化的，还好了，你的才几百M而已