EDA365电子工程师网

标题: powerpcb 封装问题 [打印本页]

作者: ycii 时间: 2010-1-12 17:21
标题: powerpcb 封装问题
建封装时，IC outline默认是all layer
书上建议放在silkscreen top
请问如果，使用时我把它放在bottom layer会不会出问题??

作者: coolabo 时间: 2010-1-16 13:56
一般来说要放在ALL LAYER，如果零件是放在TOP，放在TOP 没问题，如果零件放在BOTTOM层，放在TOP就有问题了，放在BOTTOM层也有同样的问题！

欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)