EDA365电子工程师网

标题: 如何实现创元件封装包含禁布SHAPE区 [打印本页]

作者: hrdd2001 时间: 2009-8-20 10:04
标题: 如何实现创元件封装包含禁布SHAPE区
在晶体下不铺地,我想在创晶体封装时在晶体封装丝印边框等大的禁布SHAPE区,如何实现?发现ALLEGRO只有禁布走区的设置和禁布VIA区的设置,没有禁布SHAPE的工具,可否用SKILL程序实现?

作者: rx_78gp02a 时间: 2009-8-20 12:17
都用的是禁止走线设置，走线有drc就wave掉

作者: may 时间: 2009-8-22 10:54
你是指表层还是内层呢，

作者: scott 时间: 2009-8-22 16:33
Allegro中，禁止布线就禁布了铜皮。实际上铜皮和线都是一个性质。

欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)