EDA365电子工程师网

标题: 如何设置 package to package spacing DRC value? [打印本页]

作者: hpy013    时间: 2009-7-17 17:58
标题: 如何设置 package to package spacing DRC value?
有谁知道如何设置Package与package之间报错的范围值啊?我只知道是打开和关闭。
作者: 袁荣盛    时间: 2009-7-17 18:15
Allegro里没有设置值来限制
4 [& t. W* [" d/ `即默认之间距离最小为0
作者: hpy013    时间: 2009-7-17 18:19
我知道了,检查不查距离,只检查是否重叠,是否重叠,就看元件的“place_bound”区域是否出现重叠。; S+ |& i- X. ^9 M2 T4 o
可以打开显示 package geometry-> place_bound_top.
作者: 0922537716    时间: 2010-5-28 10:52
如何忽略这个错误
作者: xytjsdb    时间: 2011-8-23 09:55
我也遇到同样的问题了, 我看错误报告里面的 required value:0  actual value: 0.25, 从这个结果来看, 似乎是满足条件的。 为什么还有错误呢, 应该是 2 Z6 @5 C( h/ x& R1 W  I
“检查不查距离,只检查是否重叠,是否重叠”" s: W3 e9 r3 F* P" Y

6 Q- e; O# \0 R2 A9 i现在的问题是, 我不知道在哪里面可以把这个规则 (检查place_bound是否重叠)关掉? 不知道楼主有没有找到答案呀!




欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2