问：存储类芯片时序逻辑的一些问题？

we167527

关于存储类芯片时序的问题我有一些疑问？
下面我主要以DDR为主提问
, K5 Y6 z  {- @+ {1 e' oCLK差分作为控制线和地址线的基准。也是数据线DQS的基准。也就是提供整个DDR系统跳动的脉搏对吧？
既然DDR等长最佳的方案是所有线都一样CLK=ADDR/CON=DATA！因为书序没有误差就到了寄存器内。
1 s7 p* G5 }$ y6 Q那么我的理解就是下图所示：
* {! e6 u! e" ]' W$ i! v( V; B5 R/ `
问题1：时钟这个基准比所有的线在芯片端输出时都要早半个周期？是否是这样？
8 I" D1 p, ^$ j. a问题2：DDR等长时控制/地址/DQS的偏移是不是只有1/4CLK周期的时间？不然数据机会失效！
问题3：当DDR等长后。控制线长于CLK。产生了延时！而CLK由于是基准时钟不会等待其他线！可能几个时钟周期后就会出现一次控制数据失效？
所以比较好的方案是不是应该CLK最长！控制线/地址线/DQS误差范围不要超过CLK。且传输延时少于1/4个时钟脉冲。如下图所示
) u6 X% f5 ~- i3 N9 v
7 k! k/ P- T. {6 e  g& W  j
8 }) I9 [5 S1 A- f% y
以上都是个人理解！不知道对错   
是这样设计DDR才不会出现工作不良的问题吗？
2 C. ^2 A% o3 v# s' O' t只要CLK最长！控制线/地址线/DQS不应超过1/4个CLK的周期时间这样每次数据都不会丢失了~
" Q4 r5 `* y. o# d7 X( Z( n谢谢！

clp783

坐等高人回答。

we167527

clp783 发表于 2018-5-4 11:41
% ?9 c# p5 M' s坐等高人回答。

沉了！
0 ~' U3 n) Z* P: C" O) k

clp783

顶起来。

ABCDJ

1、CLK是会与ADDR/CMD有相位差，DDR都是通过一个寄存器可以调整两者之间相差；
; v% X( h1 H# ?  j4 b$ d7 u3 `- @2、严格来说是的，因为DQS是双沿采样，不能超过1/4，单通常布线都是按照严格等长控制，误差研究100mil，相差20ps左右；
3、因为控制器有寄存器可以调整相差，所以DDR最佳布线规则是地址、控制、数据都等长，便于布线操作；对于DDR3，有write-leveling功能，只需要CLK/ADDR/CMD等长，DQS分组等长即可；

we167527

ABCDJ 发表于 2018-5-22 12:07
5 e% q8 j) H5 c+ i; D1 t6 z1、CLK是会与ADDR/CMD有相位差，DDR都是通过一个寄存器可以调整两者之间相差；
2、严格来说是的，因为DQS ...

% B7 w3 m0 J! Y" X谢谢大神！
* B: j( u& Q. F- C  a/ e我需要慢慢消化你所说的！
如果是DDR2或者一下的存储类IC。那CLK做到最长还是有必要的吧？
比控制线/地址线短保险吧？
  @- }: c: c7 ?& [% n还有没有一种情况。在走线相对长，且速度很快。CLK较短。产生了累计时间误差。过了几个周期后丢了一个信号？

ABCDJ

we167527 发表于 2018-5-22 23:08
: V9 D+ s7 ]; n4 x$ Q谢谢大神！
我需要慢慢消化你所说的！
  [& Z+ c7 \8 D如果是DDR2或者一下的存储类IC。那CLK做到最长还是有必要的吧？
...

DDR类似芯片，一般可以调整clk与其他信号之间的时序关系，所以一般只要做等长就行了；但是也有芯片不支持等长控制的情况，这时需要CLK比其他信号长，保证能满足芯片的建立保持时间即可。例如网口PHY芯片88E1111的RGMII接口就支持CLK片内补偿，外部就不需要补偿，软件设置一下寄存器就行。
6 C$ p3 \7 O- y/ [/ |' ]第二个问题，CLK和其他信号都是等间隔产生的，信号传输的速度是相同的，走线长度已经确定传输延时也就确定了，走线长度不一样只会导致CLK与其他信号间有一个相位差，并不会有累计误差。

ABCDJ

ABCDJ 发表于 2018-5-25 19:39
$ B2 C0 E- j1 b* F  wDDR类似芯片，一般可以调整clk与其他信号之间的时序关系，所以一般只要做等长就行了；但是也有芯片不支持 ...

' S2 N& ^1 f5 [+ y0 D另外，是要保证时钟比地址/控制线后到，保证CLK时钟沿到来时，地址/控制线要保持稳定。

we167527

ABCDJ 发表于 2018-5-25 19:39
DDR类似芯片，一般可以调整clk与其他信号之间的时序关系，所以一般只要做等长就行了；但是也有芯片不支持 ...

9 W- V* D$ T) z$ _对DDR来说相位差也就有可能出现丢帧的情况吧！
, ]! N2 K6 @7 a2 b5 [: [# S$ d- _) b比如命令线的控制到了。地址线上的信号还没到。就造成了错误~
所以还是CLK最长最保险咯~

wuyatao

:$:$:$:$:$:$